相較於激進的英特爾，不僅已完成業界首台商用高數值孔徑（High-NA）EUV的組裝工作，更有消息放出英特爾已「承包」ASML今年全部高NA EUV光刻機產能，台積電卻依舊“淡定”，表示繼2nm之後推出的A16（1.6nm）製程也不會採用此光刻機。

1.台積電「冷落」High-NA EUV光刻機啟示錄

身為代工業的常勝將軍，台積電作出的這項決定應是深思熟慮之舉。

而背後釋放的另一重深意更值得深思：1.6nm不用高數值孔徑EUV也可實現，不僅實現了對高NA光刻機的祛魅，也為持續在追趕中的大陸代工業帶來新的啟示。

有專家指出，對於光刻技術可能要重新認識，之前認為2nm必須採用高NA光刻機，而台積電開創先河直接拒用。反觀先前業界認為美國阻止EUV出口大陸，大陸在先進製程領域只能止步於7nm，如此來看或許提升至5nm也不是沒有可能。

平衡成本和技術

在前不久台積電舉辦的2024年北美技術論壇，台積電首次公佈了A16製程工藝，並透露A16製程工藝不需要採用下一代高NA EUV光刻機，預計2026年量產。

如此篤定，充分證明台積電已找到了在現有EUV光刻機經濟高效地使用雙重曝光等方法實現1.6nm的途徑。

上述專家對集微網表示，製程離不開設備，可以說有先進設備才能實現更先進的製程，但台積電此次暫緩引入高NA光刻機，可能是儘管採用了多重曝光，相對製程步驟多、週期長、成本高，但採用高NA光刻機可能風險更大，台積電應是認為採用原有的EUV更為經濟且可行。

而台積電豪言讓現有EUV發揮“餘熱”，還在於其多年來在EUV領域積累了豐富的經驗，透過持續創新不斷提高生產力、降低成本和功耗。台積電於2019年開始在其N7+製程上使用EUV，透過優化EUV曝光劑量及其使用的光阻，改進光罩薄片延長壽命、提升產量、降低缺陷率等等，如今光刻機數量增加了十倍，但晶圓產出是2019年的30倍，且仍將持續改進，這也成為其未來支撐1.6nm製程的重要支柱。

除確保可行性、讓現有EUV發揮餘熱之外，台積電暫緩高NA EUV引進亦是因應成本、挑戰及客戶需求的權衡之舉。

儘管高NA EUV工具在提高製程效率和性能方面具有巨大潛力，但其價格十分昂貴，據悉一台高NA EUV成本高達3.5億歐元，比現有EUV的1.7億歐元約高出2倍多。連台積電資深副總經理張曉強也直言高NA EUV雖然性能令人滿意，但「價格實在太高了」。而且，引入高NA光刻機並不表示萬事大吉，不僅要解決相應的挑戰，如可以支持光子散粒噪聲和生產力要求的光源；滿足0.55NA小焦點深度的解決方案；計算光刻能力；掩膜製造和運算基礎設施包括新型材料等等，還需要一定的調試和開發時間，兼顧穩定性，投入的時間和隱形的成本可以想見。

此外，市場需求也需考慮。有業者李弈（化名）指出，採用高NA光刻機製造的晶片成本巨增，雖然每片晶圓切割的晶片更多，但需要銷售更多的晶片才能彌補投入，目前仍無法判斷最先進製程市場需求能否有足夠的量來消化成本。

「單靠手機AP晶片市場難以支撐，AI晶片的需求能否支撐仍待觀察。本來AI最大的市場在中國，現在被限制後找不到第二個市場能夠支撐，市場預期並不好。”李弈說。

因而，台積電持續採用現有EUV實現1.6nm，不僅可大幅降低總體成本，在成本和技術之間尋求了平衡，還進一步彰顯了台積電對於成本控制和技術更新速度的深刻理解。

背面供電將全面硬槓

值得關注的是，台積電A16製程將結合GAAFET與背面供電，以提升邏輯密度與能源效率。與N2P相比，A16製程晶片預計在相同電壓和複雜度下效能提升8%-10%，在相同頻率和電晶體數量下功耗降低15%-20%，且密度將提升1.1倍。

在先前的2nm節點，台積電已全面導入GAAFET電晶體技術，因而其1.6nm製程更突出的特徵還在於背面供電。

作為繼製程縮排、3D封裝後第三個提高晶片電晶體密度和能源效率的革新之一，背面供電不僅是半導體製程創新的重要發展方向之一，也成為先進製程比拼的新「競技場」。

在這一技術領域，英特爾仍是先行者，計劃在2024年上半年首次應用於其節點Intel 20A （相當於2nm) ，併計劃在未來量產中應用於Arrow Lake平台。而三星也想先下一程，將背面供電技術應用提前，原定於2027年對背面供電技術商業化，搭載於1.7nm流程，但近期爆料顯示三星將修改路線圖，最快將於2025年2nm製程應用背面供電技術。

這也意味著，三大巨頭的對決不只在2nm GAA層面，背面供電領域也將火力全開，誰能更勝一籌或成為未來對決的勝負手之一。

有分析稱，台積電的背面供電儘管比英特爾推出晚了一兩年，但其新型超級電源軌BSPDN技術將背面電源網絡直接連接到每個晶體管的源極和漏極，比英特爾PowerVia與晶體管開發分開的方案更為複雜，在面積縮放層面更為有效。

1nm或將引入高NA光刻機

細究台積電的成功之路，台積電從來就不爭“第一個吃螃蟹者”，無論是從DUV轉向EUV，還是選擇GAA，台積電均傾向於確保新技術的成熟和可靠性之後再進行部署，其“穩健」的颱風一直沿續。

以EUV為例，當三星在2018年開始在其7nm製程使用EUV之際，業界也普遍認為EUV必不可少之際，台積電依靠成熟的DUV光刻機仍成功地開闢了首條7nm產線，巧妙地避開了當時EUV光刻機的不完善和高昂成本，同時也印證了它在技術進階路線選擇上的準確判斷。直到EUV的穩定性和成熟性得到確認，才在2019年的N7+製程開始使用EUV。相較之下，三星率先採用EUV的勇氣可嘉，但由於良率問題反而讓台積電後來居上。

此外，在與三星3nm製程競賽中，台積電並沒有急於使用GAAFET，而是依舊選擇穩健的FinFET路線。儘管三星在3nm先聲奪人，但良率過低和反覆跳票讓台積電在3nm後發先至，捷報頻傳，客戶的「集體投票」即是明證。

從不冒進的台積電堅定地遵循著一步一個節點的演進策略，穩紮穩打不斷突破，如同接力賽中的優秀接力手，將前一棒的優秀成果傳遞至下一棒，在先進工藝的長跑賽中以定力和耐力持續成功登頂。接下來的問題是儘管台積電在1.6nm製程劃了高NA光刻機的“紅線”，但未來在哪一節點引入也成為業界關注的話題。

台積電先前公佈的路線圖顯示，基1.4nm級A14製程預計在2027年至2028年之間推出，而1nm級A10製程的開發預計將在2030年前完成。有消息指出，台積電可能會等到1nm製程上線後才會考慮使用下一代光刻機，依照目前的節點迭代速度，或在2029年至2030年間採用高NA EUV系統。

上述專家對此表示，在市場經濟中只要企業自主決定，一定是適合自己的策略。對台積電來說，後續引入高NA光刻機或是認為達到其投入和產出、以及技術成熟度的平衡點。

大陸工藝進階如何借鏡

探尋台積電最近這一系列的穩健決策，以及製程穩健的演進歷史，對於處於風口浪尖的大陸半導體產業來說，無疑具有重要的啟示作用。

尤其是在當下大陸在EUV光刻機獲取全面受阻的情況下，李弈建議，台積電透過深入挖掘現有EUV光刻機的潛力，可支撐未來的1.6nm工藝，而大陸代工業如何借助DUV光刻機向7nm乃至下一步5nm製程發起衝刺應當有希望，應著力在光阻、光罩、多重曝光技術等領域持續創新突破，以全面提升利用DUV實現更先進製程的可能性。

還要意識到的是，台積電的成功不僅取決於製程的持續迭代和良好的良率，客戶的信任為其持續迭代提供了強大的助力。

有報告指出，在3nm時代，台積電報價超過2萬美元，較4nm/5nm代工價格高出4,000美元。這種高價讓眾多客戶望而生畏，然而蘋果仍選擇台積電代工，並包圓了起步時的所有產能。進入2nm，台積電依舊有蘋果「撐腰」。

近日蘋果首席營運長Jeff Williams訪問台積電，雙方舉辦了一場“秘密會議”，蘋果將為其自研AI晶片“包圓”台積電所有初期2nm製程產能。根據產業預測，若蘋果預定台積電2nm乃至更先進製程的首批產能，則預估蘋果將貢獻台積電營收達新台幣6,000億元約合1,345.8億元，可望再創新高。

台積電和蘋果深層的捆綁背後，是雙方互利共贏的雙向奔赴。對於大陸代工業來說，擴大自己的朋友圈、擴展有實力的合作夥伴也是未來向前發展的必修課。

路在腳下事在人為，台積電暫緩引入高NA的戰略選擇不止是自己的實力、底氣和穩健使然，更是對大陸半導體工藝自主創新發展的一次深遠鼓舞，大陸探索出一條通往先進製程的獨特道路必有可為，大有可為。