基於7nm Zen2架構的AMD產品家族的佈局接近圓滿，它們在市場上也取得不俗反響。經發燒友挖掘，銳龍CPU內核的更多技術細節曝光在我們面前。基於Fitzchens Fitz的裸片透視，工程師Nemez用彩圖的形式將“Matisse（對應銳龍3000 CPU）”和“Rome（對應第二代EPYC霄龍）”中IO芯片的“五臟六腑”給標記了出來。

圖為Matisse

這裡簡單解釋下，銳龍3000 CPU、EPYC 2霄龍採取的都是CCD+I/O Die的封裝方式，一個CCD對應8核Zen2，而I/O裸片採用14nm工藝打造，CCD的結構，AMD官方有公佈，這裡繪製的是I/O Die“彩超”。

圖為Rome

以“Matisse”為例，I/O裸片中擁有兩個x16 SerDes主控（可同時管理PCIe、SATA、USB 3等接口）、一個I/O根核心、兩個x16 SerDes物理層等。

對比“Rome”，x16 SerDes主控多達8個，而三代銳龍線程撕裂者（Castle Peak）則屏蔽了其中4個，對於消費者來說，這也就是三代撕裂者限制為四通道內存的根本原因。