國外硬體專家Nemez利用B站網友「萬扯淡」的底圖，詳細分析了Lunar Lake即酷睿Ultra 200V系列處理器的內部結構佈局，其中大小核分佈非常有意思。酷睿Ultra 200V處理器分為計算模組、平台控制器模組，分別採用台積電3nm、6nm工藝，共同放置在台積電22nm製造的基底上。

計算模組面積為16.27×8.58＝139.60平方毫米，平台控制器模組面積為11.51×3.97＝45.69平方毫米，基底面積為16.77×13.10＝219.69平方毫米。

計算模組

平台控制器模組

基底

它的另一個特點是封裝了兩顆LPDDR5X內存，有利於節省主機板面積與筆記本空間，從而做得更輕薄或放入更大電池，也有利於提高系統通信性能，降低延遲，還有利於大大降低整體功耗。

從分析圖上可以看到，四個Lion Cove架構的P核心位於運算模組的右側邊緣，中間夾著共享的12MB三級緩存，並分成四個區塊，每個區塊3MB。

每個核心自己有2.5MB二級緩存，也分成了兩塊。

旁邊是四個為一組的Skymont架構的E核，集體共享12MB二級緩存，分成了三個。

對比來看，四個E核的面積稍微大於一個P核，這無疑是相當值得稱道的，因為上代四個E核面積約等於一個P核，而這一代E核的IPC性能整數提升了38 ％、浮點提升了68％，但面積卻沒有明顯增大。

再往左是NPU AI引擎，分成六組NCE MAC陣列，每組猜測還是2MB快取。

左側邊緣是GPU核顯，總共八個Xe2 LPG架構的核心，以及分成兩塊的8MB二級快取。

另外還有媒體引擎、顯示引擎、8MB SLC系統快取、128-bit LPDDR5X-8533記憶體控制器。

平台控制器模組內分佈著PCIe 4.0/5.0控制器、雷電控制器、USB 3.x/2.0控制器、Wi-Fi與藍牙控制器等。

平台控制器模組和和運算模組之間，透過兩個模組橋接器(Tile Bridge)互相連接。