台積電（TSMC）在2nm製程節點上取得了重大突破，將首次引入Gate-all-around FETs（GAAFET）電晶體技術。此外，N2製程也結合了NanoFlex技術，為晶片設計人員提供了前所未有的標準元件彈性。

相較於目前的N3E工藝，N2製程預計將在相同功率下實現10%至15%的性能提升，或在相同頻率下將功耗降低25%至30%。更令人矚目的是，電晶體密度將提升15%，這標誌著台積電在半導體技術領域的另一個飛躍。

然而，伴隨著技術的升級，成本也隨之攀升。據預測，台積電每片300mm的2nm晶圓價格可能突破3萬美元大關，高於早先預估的2.5萬美元。相較之下，目前3nm晶圓的價格區間約為1.85萬至2萬美元，而4/5nm晶圓則徘徊在1.5到1.6萬美元之間。顯然，2nm晶圓的價格將顯著成長。

面對市場對2nm製程技術的強烈需求，台積電正不斷加大對此製程節點的投資力道。 2nm晶圓廠將在中國台灣的北部（新竹寶山）、中部（台中中科）和南部（高雄楠梓）三地佈局，以確保產能滿足市場需求。

新製程的引進意味著更多的EUV光刻步驟，甚至可能採用雙重曝光技術，這無疑將進一步提升生產成本，使其高於3nm製程節點。

台積電已規劃N2製程於2025年下半年正式進入批量生產階段，預計客戶最快可在2026年前收到首批採用N2製程製造的晶片。而首個嚐鮮這先進工藝的客戶，很可能是科技巨頭蘋果。