隨著PCIe 5.0 在資料中心和消費市場的部署不斷加快，PCI-SIG 也沒有閒著，已經開始著手讓生態系統為PCIe 規範的更新做好準備。在FMS 2024 大會上，儘管PCIe 6.0 甚至還沒有開始出貨，但一些供應商甚至已經開始談論具有128 GT/s 性能的PCIe 7.0。

PCI-SIG 已經向其成員提供了PCIe 7.0 規範（0.5 版），預計完整規範將於2025 年正式發布。其目標是使用x16 連結提供128 GT/s 的資料傳輸速率和高達512 GBps 的雙向流量。與PCIe 6.0 類似，該規範也將使用PAM4 訊號並保持向後相容性。在起草過程中，還將考慮電源效率和晶片面積。

與先前的NRZ 方案相比，改用PAM4 訊號會帶來更高的誤碼率。因此，有必要在PCIe 6.0 中採用不同的糾錯方案–PCIe 6.0 的流量控制單元(FLIT) 編碼不是在可變長度的資料包上運行，而是在固定大小的資料包上運行，以幫助前向糾錯。 PCIe 7.0 保留了這些面向。

PCIe 6.0 合規計畫的整合商名單預計也將於2025 年公佈，不過初步測試已經在進行中。在FMS 2024 演示中，Cadence 為其PCIe 6.0 IP 產品提供了3nm 測試晶片，並展示了Teledyne Lecroy 的PCIe 6.0 分析儀。這些時間表與前幾代PCIe 的規範完成日期和合規計劃可用性完全吻合。

該工作小組還打算開發針對特定技術的外形設計，包括可插拔光學收發器、板載光學器件、協同封裝光學元件和光學I/O。 PCIe 6.0 規範的邏輯層和電氣層正在增強，以適應新的光學PCIe 標準化，這一過程也將與PCIe 7.0 同步進行，以配合該標準明年的發布。

PCI-SIG 也正在進行佈線計劃。在消費者方面，我們已經看到Thunderbolt 和外部GPU 機殼的顯著發展。不過，即使是資料中心和企業系統也在轉向佈線解決方案，因為將儲存等元件從CPU 和GPU 中分離出來顯然更有利於散熱設計。此外，板載訊號線很難在較長距離內保持訊號完整性。在計算系統內部佈線可以解決這個問題。

OCuLink 成為一個不錯的候選產品，並作為伺服器系統的內部連結被廣泛採用。它甚至出現在一些中國製造商面向消費市場推出的迷你PC 中，儘管其外部形態的吸引力有限。隨著速度的提高，為外部PCIe 週邊設備（甚至連接系統內的組件）制定一個廣泛採用的標準將勢在必行。