FMS 2024 展會上的Kioxia展位非常熱鬧，多項技術演示讓參觀者目不暇給。 BiCS 8 製造流程的示範首先吸引了人們的注意。 Kioxia 和Western Digital宣布BiCS 8 將於2023 年3 月出樣。

在報告Kioxial 的2Tb QLC NAND 設備和Western Digital 的128TBQLC 企業級固態硬碟概念驗證演示時，我們曾對其CMOS Bonded Array (CBA) 方案略有了解。在Kioxia 的展位上，我們獲得了更多資訊。

傳統上，快閃記憶體晶片的製造包括在快閃記憶體陣列外圍放置相關邏輯電路（CMOS 製程）。然後，製程轉移到將CMOS 放在單元陣列下面，但晶圓開發製程是系列化的，先製造CMOS 邏輯，然後在上面製造單元陣列。然而，這也帶來了一些挑戰，因為單元陣列需要一個高溫處理步驟，以確保更高的可靠性，這可能會損害CMOS 邏輯的健康。由於最近晶圓鍵合技術的進步，新的CBA 製程允許CMOS 晶圓和電池陣列晶圓並行獨立加工，然後拼接在一起，如上圖所示。

BiCS 8 3D NAND 包含218 層，而BiCS 5 為112 層，BiCS 6 為162 層。公司決定跳過BiCS 7（或者說，這可能是作為內部測試工具的短暫一代產品）。這一代產品保留了BiCS 6 的四平面電荷阱結構。其TLC 版本為1 Tbit 設備。 QLC 版本有兩種容量–1 Tbit 和2 Tbit。

Kioxia 也指出，雖然其層數（218 層）與競爭對手的最新層數相比並不佔優勢，但其橫向擴展/單元收縮使其在位密度和運行速度（3200 MT/s）方面具有競爭力。作為參考，美光最新推出的G9 NAND 有276 層，在TLC 模式下位密度為21 Gbit/mm2，工作速度可達3600 MT/s。然而，其232L NAND 的運行速度僅為2400 MT/s，位元密度為14.6Gbit/mm2。

必須指出的是，CBA 混合鍵合製程與其他供應商目前使用的製程相比具有優勢，包括美光的CMOS under array（CuA）和SK hynix 在2010 年代末期開發的4D PUC（periphery-under-chip） 。預計其他NAND 廠商最終也會採用Kioxia 所使用的混合鍵結方案的某些變體。