AMD 新款4 奈米”Strix Point”行動處理器的首張晶片照片浮出水面，這要歸功於中國社交媒體上的一位發燒友。 “Strix Point”的晶片尺寸明顯大於”Phoenix”。它的尺寸為12.06 毫米x 18.71 毫米（長x 寬），而”Phoenix”的尺寸為9.06 毫米x 15.01 毫米。晶片尺寸的增加主要來自於更大的CPU、iGPU 和NPU。製程從”Phoenix”及其衍生產品”Hawk Point”的台積電N4 改進為較新的台積電N4P 節點。

Nemez (GPUsAreMagic)詳細註釋了晶片截圖。 CPU 現在有12 個核心，分佈在兩個CCX 上，其中一個包含4 個”Zen 5″核心，共享16 MB 三級快取；另一個包含8 個”Zen 5c”核心，共享8 MB 三級快取。這兩個CCX 透過Infinity Fabric 與晶片的其他部分相連。相當大的iGPU 位於晶片的中央區域。它基於RDNA 3.5 圖形架構，擁有8 個工作組處理器(WGP)，或16 個計算單元(CU)，價值1,024 個流處理器。其他關鍵元件包括4 個渲染後端（16 個ROP）和控制邏輯。 GPU 有自己的2 MB 二級緩存，用於緩衝向Infinity Fabric 的傳輸。

與iGPU 略有不同的是其關聯組件–媒體引擎和顯示引擎。媒體引擎為h.264、h.265 和AV1 以及幾種傳統視訊格式的編碼和解碼提供硬體加速。顯示引擎負責將iGPU 的訊框輸出編碼為各種連接器格式（如DisplayPort、eDP、HDMI），包括硬體加速顯示流壓縮；而顯示實體層元件則處理連接器的實體層。

NPU 是”Strix Point”的第三個主要邏輯元件。 AMD 的第二代NPU 明顯大於”Phoenix”中的NPU。它基於更先進的XDNA 2 架構，包含32 個人工智慧引擎瓦片，可與自己的高速本地記憶體和與Infinity Fabric 介面的控制邏輯對話。此NPU 的設計滿足並超越了Microsoft Copilot+ 的硬體需求，可提供50 TOPS 的吞吐量。

記憶體控制器支援雙通道（160 位元）DDR5（本機DDR5-5600）和128 位元LPDDR5（速度高​​達LPDDR5-7500）。 Nemez 指出，”Phoenix 2″和”Phoenix”晶片上也有這種SRAM 緩存，但”Raphael”和”Dragon Range”中的cIOD 記憶體控制器上沒有。

“Strix Point”晶片的PCIe 根複合體比”Phoenix”小，而”Phoenix”的根複合體又比”Cezanne”小。在過去的三代產品中，AMD 一直在將PCIe 通道數減少4 個。 “Cezanne”具有24 個PCIe Gen 3 通道（x16 PEG + x4 NVMe + x4 晶片組匯流排或GPP）；而”Phoenix”則將其縮短為20 個PCIe Gen 4 通道（x8 PEG + x4 NVMe + x4 晶片組總線或GPP + x4 配置為USB4）。較新的”Strix Point”則將其進一步縮減至16 條PCIe Gen 4 通道（x8 PEG + x4 NVMe + x4 配置為USB4 或GPP）。

減少PCIe 通道背後的理念是，”Strix Point”旨在與”Lunar Lake”對決，後者也只有x4 的PEG/GPP 通道，而當”Arrow Lake-H”和”Arrow Lake-HX”最終面世時，它們將遭遇AMD 的”Fire Range”晶片，後者擁有28 條PCIe Gen 5 接口，甚至可以與最快的獨立移動GPU 配對。