儘管所有人的目光都集中在尖端的矽節點上，但許多成熟節點仍享有強勁的製造需求。後續節點在20nm 左右停止降低晶片成本。 「在finFET 製程時代，每一代技術向前發展所需的深奧製程要求都增加了顯著的成本和複雜性，」Synopsys 解決方案集團邏輯庫IP 首席產品經理Andrew Appleby 解釋道。 “這在每個節點之間創造了強大的過渡點。”

從那時起，任何晶片尺寸的縮小都會被更昂貴的加工流程所抵消，而這些成本急劇上升。光罩模組更昂貴，而先進節點通常需要更多層，因此需要更多遮罩模組。

大多數代工廠和整合設備製造商(IDM) 在舊節點上都有強勁的業務。 Tignis 行銷副總裁David Park 表示：“除了英特爾或記憶體製造商之外，選擇你的IDM，許多IDM 仍在130nm 及以上節點上生產。某些零件沒有必要在較小的節點上生產。”

先進節點的客戶也較少，因為沒有多少公司能負擔得起。聯華電子企業行銷副總裁Michael Cy Wang 表示：「3nm 節點只有2 到3 個客戶。7nm節點可能有5 到10 個客戶。但到了22 或28nm 節點，客戶數量就多達數十個，甚至更多。

目標設計決定了哪些公司可以轉向先進節點，哪些不能。「製程節點的選擇取決於應用，有些應用在不久的將來不會轉向需要極紫外(EUV) 技術的節點，」Synopsys 解決方案事業部NVM IP 產品管理高級總監Krishna Balachandran 表示。 「這是因為大量類比電路無法從縮放中獲益，而且不需要以較低的功率運行或提高性能。成熟節點的晶圓價格要低一個數量級，成熟節點的設計和掩模成本要低幾個數量級。

顛覆是常態

降低每個節點的成本曾經很容易。 “從歷史上看，即使是1µm 之前的製程節點，甚至28nm 節點，每個晶圓的製造流程成本也總是增加約25% 到30%”，Synopsys 矽技術組應用工程高級架構師Kevin Lucas 表示。 「但是，每個晶圓的晶片數量增加了約50%，因此每個晶片的製造成本每個節點下降了約20% 到25%。」該公司甚至可以利用幾乎不需要工程工作的光學微縮。這是摩爾定律盛行的經典微縮時代。

當時，新節點可能涉及一些新的製程元素，與前一個節點相比，這會增加一些成本。但隨著每片晶圓上的晶片數量增加，每片晶片的淨成本下降了。這種情況在20nm 製程節點左右發生了變化。新節點帶來了更高的效能和/或更低的功耗，但成本降低的停止意味著轉向最新節點不再是自動的。 「將設計移植到更新或更小的製程節點可能沒有增加的市場價值，」Park 指出。

關於每個節點上發生的事情的討論有些模糊。節點名稱令人困惑，各公司並不總是就給定節點的“奈米”等級達成一致。此外，分配給節點的數字不再像以前那樣反映實際閘極長度。諸如使用高k 金屬閘極之類的變化改變了比較的基本點，使較大的特徵表現得像較小的一樣。節點命名使用數字，好像其中一些重大中斷從未發生過，如今這些名稱除了作為節點的標籤外，實際上沒有任何意義。此外，不同的晶圓廠在不同的節點上進行一些製程更改，例如finFET實作。

新節點的成本增加來自多個方面。可能會有額外的步驟（尤其是光刻技術）、新材料，幾乎總是會有新設備。 「領先的晶圓廠將產生溢價，因為他們必須收回巨額的資本支出和研發成本，」王說。 “當然，他們需要在下游銷售時證明溢價的合理性。”

舊工藝的一個好處是能夠使用舊設備。 「許多公司仍在使用20 多年前的設備製造零件，」Park 指出。 “工廠和設備早已折舊，因此他們實際上是在用生產的每塊晶片印錢。”

追蹤節點

矽製程已從微米級發展到奈米級。但重大工藝變革發生在這段歷史的最後階段。一些最大的變化包括：

在130nm 和90nm 之間，晶圓尺寸從200 毫米（8 吋）增加到了300 毫米（12 吋）。 300 毫米晶圓比200 毫米晶圓更貴，但你可以將成本分攤到更多晶片上，從而降低淨晶片成本。

在45nm 左右，特徵足夠小，因此需要計算光刻來推動光清晰地列印特徵。

大約在同一時間，帶有金屬閘極的高k 電介質開始投入使用，防止閘極氧化物厚度變得太薄。

對於30nm 的NAND 快閃記憶體和20nm 的數位邏輯，由於EUV 微影(13.5nm) 尚未準備好投入生產，因此必須使用193nm 浸沒式技術進行多重圖案化。雙重圖案化(以及後來的四重圖案化) 大大增加了製造成本，但這是列印較小特徵的唯一方法。

在22nm 節點，finFET 首次被採用。在14nm 節點，finFET 成為主流。

EUV 從7nm 開始，在5nm 時就是必要的。

在5nm 左右，開始使用EUV 進行多重圖案化。

14 埃(Å) 節點可能先開始使用高數值孔徑(High NA) EUV。

圖1：矽處理製程的變化。更大的晶圓、高k 金屬閘極、計算光刻和多重圖案化增加了處理成本，但它們對於性能、功率和（最初）成本是必要的。但在20nm 左右，晶片成本開始增加。極紫外線(EUV) 及其高數值孔徑(NA) 版本較為昂貴，全柵(GAA) 電晶體也是如此。

經濟情勢的變化導致產業出現某種分裂。一些公司和產品追求在任何時候都能提供最高性能（或更低功耗）的工藝，而他們的產品定價可以支撐每個節點的更高成本。英特爾、三星和NVIDIA 等公司就處於這種令人羨慕的地位。其他公司必須堅持使用較舊的節點，因為他們無法獲得相同的價格。有些晶片的售價為20 到30 美分。

這使得某些製程節點（例如10 或7nm）的設計啟動可能會減少，因為它們不再是最快的。但對於許多正在製造的普通晶片而言，它們仍然太昂貴。這意味著許多設計將堆積在較舊的節點上，而不是向前發展。同時，效能最高的晶片將遵循它們所能達到的最快節點，為高效能的過時節點留下空洞。

連續節點的生產成本更高，設計成本也更高。 「當設計公司決定製程節點時，他們不僅需要考慮晶圓和遮罩的成本，還需要考慮設計成本及其對上市時間的影響，」Synopsys EDA 集團產品管理負責人Al Blais 表示。 “包括雙重圖案化的製程節點需要額外的設計和IP 複雜性。FinFET 設計有額外的設計限制，EUV 也是如此。高NA EUV 絕對會有新的要求。”

UMC 的Wang 對此表示同意。 「目前，在5 奈米或7 奈米製程上，一套掩模的成本可能在300 萬到500 萬美元之間，」他說。 “但如果將整個專案期間的所有設計工程和IP 成本加起來，設計成本很容易達到數千萬美元。”

不同節點，不同應用

製造尖端晶片的公司通常將需求成長歸因於依賴CPU、GPU 或專用神經處理晶片的AI 應用的成長。較少出現在頭條新聞的應用包括智慧型手機應用處理器、高效能運算(HPC) 和雲端伺服器晶片。

當下一代技術投入使用時，製造這些產品的節點是最脆弱的。「領先應用的關鍵客戶已經準備好轉向下一個前沿節點，然後晶圓廠就會出現產能空缺，尤其是在產量很高的情況下，」王先生說。

但更多的晶片是建立在較舊的節點上的。例如，電動車對電源管理IC (PMIC) 的需求不斷增加。 「PMIC 通常使用180nm 或130nm 等成熟節點，但採用BCD 製程（雙極、CMOS、D-MOS），」Balachandran 說。 「PMIC 變得越來越智能，除了類比電路外，還整合了越來越多的數位邏輯。因此，設計正在轉向90nm、55nm 和40nm BCD 製程節點。”

同時，感測器則更落後於180 和150nm 節點。 「對於需要耐高壓的汽車應用，它們與其他類比電路整合在BCD 製程上——同樣主要採用180nm 或130nm，」Balachandran 說。 「先進的智慧感測器整合了微控制器，正在向65nm 或40nm 轉移，但這是這些應用的最新技術。頂級CMOS 影像感測器採用22nm 低功耗工藝，正在向12nm finFET 工藝轉移。”

工藝節點通常針對特定應用和用例。「用於物聯網系統的晶片代表了目標製程節點的一些分歧，」Balachandran 說。 「出於成本原因，它們大多停留在40 和22nm 這樣的節點。」但隨著人工智慧走向邊緣，更多設備將具備一些推理能力，而執行該功能的晶片將需要比其他數位邏輯更高的性能，因此它們正在轉向6nm，Balachandran 表示。

類比和混合訊號晶片也趨於落後。聯華電子的Wang 指出：“如果應用中混合了模擬和數位電路，那麼我們認為55nm 是最佳選擇。純模擬趨於停留在8 英寸先進節點——通常是180 和150nm。”

這些舊節點也不是一成不變的。一些晶圓廠試圖透過改進來吸引新設計，從而為舊製程注入新的活力。「隨著節點從前沿技術中落下帷幕，代工廠積極採用計劃來更新其中期技術產品，」Synopsys 的Appleby 表示。 “這可能包括引入特定的晶體管設備來提高性能或最大限度地減少洩漏，縮小製程以改善成本和工具利用率，增加特定的射頻功能或高電壓以實現混合信號系統，或增加汽車級認證。”

小晶片技術的出現也影響了這些選擇。理論上，人們不再需要將某些功能遷移到更先進的節點，只需將所有功能放在一個晶片上即可。相反，只有真正需要先進節點功能的部分才能移動到那裡，從而最大限度地減少昂貴節點的晶片尺寸。其餘部分可以作為單獨的小晶片整合在封裝內。

然而，這種封裝目前成本高昂。 「使用最適合每種晶片類型的製程節點和技術來建造小晶片很容易，」Wang 表示。 「如果經濟條件允許，客戶肯定會考慮轉向小晶片。但目前的小晶片解決方案仍然面臨各種產量和成本挑戰，而且對於許多應用來說還不具成本效益。」因此，儘管小晶片可以節省晶片成本，但先進封裝成本必須降低才能實現淨成本節約。

保持生產線正常運轉

儘管一些晶圓廠和代工廠專注於突破極限，但其他晶圓廠（如聯華電子）則專注於傳統的主力製程節點。該公司將22/28 奈米視為其主要節點。 「這是平面技術的最後一代，」Wang 觀察道。 “轉向finFET 會大大增加製造成本。”

同時，有些節點可能會逐漸消失。「代工廠很少採用10nm 節點，因為效能與成本不符，」Wang 指出。剩下的問題是，現在5、3、2nm 及以下節點已經面世，有多少新設計將以7nm 為目標。例如，不需要finFET 技術的裝置將保留在14 或12nm 之前的節點上。 EUV 是下一個重大技術突破，它將過濾掉更多的設計。與10nm 不同，7nm 和5nm 可能會持續存在，只是因為現有的生產。但三年後，當這些生產單元被新節點的生產單元取代時，是否會有足夠的新設計來維持該生產線的滿載運作？如果finFET 的主要障礙是成本，那麼似乎將改為實施持續的製程改善。

結論

鑑於製程遷移障礙的大小，與舊節點相比，12nm 和2nm 節點之間的設計啟動可能會減少。例如，業界可能會看到“掃雪機效應”，設計在28nm 時堆積如山，並抵制進一步跳躍的誘惑，以換取令人信服的好處。

Appleby 說：“處於尖銳過渡點的技術，例如上一代平面節點，能夠保證較長的壽命，因為它們為許多不需要下一個節點的產品類別提供了最佳的功能集。”

同時，使用成熟技術的公司仍然表現良好。 「Microchip 是一家仍然成功利用舊節點的公司的例子，」Park 觀察到。 「去年，他們從兩家8 吋和一家6 吋晶圓廠出貨了超過80 億產品，工藝節點從0.13μm 到1μm。而且他們32 年來每季都獲利。他們只是眾多在舊節點上獲利的半導體公司之一。

來源：半導體產業觀察