隨著2 奈米製程節點的臨近，一些障礙正在出現，可能會進一步阻礙本已緩慢的摩爾定律進程。其中一個挑戰是如何在不影響性能提升的情況下，利用銅線為數百億個微小電晶體有效分配電能。現在，半導體製造設備的主要供應商應用材料公司（Applied Materials）相信已經找到了答案。

上週，應用材料公司揭開了其最新材料工程解決方案的神秘面紗，這些解決方案旨在使銅佈線的尺寸縮小到2 奈米及以下，同時降低電阻並增強晶片的三維堆疊能力。

該公司的Black Diamond 低介電材料從2000 年代初就開始供應。這種材料在銅線周圍形成一層特殊的薄膜，可減少電荷的積聚，而電荷的積聚會增加功耗並造成電訊號之間的干擾。

現在，應用材料公司推出了增強版Black Diamond，進一步降低了最小K 值，從而使銅佈線擴展到2 奈米節點，同時還提高了機械強度–這是晶片製造商希望垂直堆疊多個邏輯和內存晶片時的一項關鍵性能。

但是，隨著尺寸的縮小，銅線本身的縮放是另一個巨大的挑戰。如今，最先進的邏輯晶片可容納超過60 英里長的銅線，首先要在介電材料上蝕刻出溝槽，然後沉積一層超薄阻擋層，以防止銅線遷移。在最後的銅沉積填滿剩餘空間之前，還要沉積一層襯墊層，以幫助銅的附著。

問題在於，在2nm 及以下尺寸時，阻擋層和襯墊層消耗的可用溝槽體積比例越來越大，幾乎沒有足夠的空間來填充銅，並有可能產生高電阻和可靠性問題。應用材料公司利用這種全新的材料組合解決了這個難題。

他們最新的整合材料解決方案（IMS）將六種不同的核心技術整合到一個高真空系統中，包括業界首創的釕和鈷配對技術，以形成超薄的2 奈米二元金屬襯墊。與前幾代產品相比，襯墊厚度減少了33%，同時也改善了表面性能，實現了無縫、無空隙的銅黏附和回流。最終，晶片佈線中的電阻降低了25%，從而提高了性能並減少了功率洩漏。

應用材料公司稱，所有領先的邏輯晶片製造商都已採用其新型銅阻擋層種子IMS 與釕CVD 技術生產3 奈米晶片，預計2 奈米節點也將採用這種技術。

該公司還估計，隨著背面功率傳輸方案的引入，其晶片佈線解決方案的服務可用市場總額將從現在的每10 萬片晶圓約60 億美元激增到70 億多美元。