先前有消息稱，台積電2nm製程製程將於本週試產，蘋果將獨佔首批產能，用於製造iPhone 17用晶片。不僅如此，消息指出台積電下一代3D封裝先進平台SoIC（系統整合晶片）也規劃用於蘋果M5晶片，預計在2025年量產，SoIC月產能將從目前的4000片至少擴大一倍，2026年有望實現數倍增長。海外機構預測，蘋果M5晶片可望大幅提升運算效能，可用於人工智慧（AI）伺服器。

隨著SoC（系統級晶片）越來越大，未來12吋晶圓恐怕只能製造一顆晶片，但這對晶圓代工廠的良率及產能是重大挑戰。以台積電為首的生態，試圖透過SoIC立體堆疊封裝技術，來避免單顆晶片面積持續擴大所帶來的弊端，且能夠滿足SoC晶片對於電晶體數量、介面數、傳輸品質及運轉速度的要求。

台積電示意圖：a為傳統SoC，b、c、d為SoIC不同方案

台積電3D封裝中的TSMC-SoIC技術包含多種形態（Chip on Wafer、Wafer on Wafer），可將多顆同構或異構小晶片垂直、水平緊密堆疊，集成為一顆類似單顆SoC的晶片。隨後，此SoIC可進一步透過CoWoS、InFO_PoP等封裝技術，與HBM等DRAM晶片進行組合。

業界指出，SoIC的關鍵－混合鍵結技術（Hybrid Bonding）是未來AI/HPC晶片互聯的主流革命性技術，英偉達與AMD目前都在尋求SoIC混合鍵結間距降至6μm~4.5μm，目前台積電的技術能力為10μm及以下。

台灣業界表示，AMD MI300系列晶片為率先導入SoIC封裝的產品，雖仍處於良率爬坡階段，但其餘大廠皆十分感興趣。觀察今年台積電各大客戶動態，除爭取3nm搶下更多產能外，也參考CoWoS發展經驗，對SoIC封裝技術展現高度興趣。