JEDEC 固態技術協會是為微電子產業制定標準的組織，該協會今天宣布，備受期待的下一版高頻寬記憶體(HBM) DRAM 標準HBM4 即將完成。 HBM4 在設計上超越了目前已發布的HBM3 標準，旨在進一步提高資料處理速率，同時保持更高的頻寬、更低的功耗和更大的單晶片和/或堆疊容量等基本特性。

這些進步對於需要高效處理大型資料集和複雜運算的應用至關重要，這些應用包括生成式人工智慧（AI）、高效能運算、高階顯示卡和伺服器。

與HBM3 相比，HBM4 將使每個堆疊的通道數增加一倍，實體佔用空間更大。為支援設備相容性，此標準確保單一控制器在需要時可同時使用HBM3 和HBM4。不同的配置需要不同的介面形式，以適應不同的佔用空間。

HBM4 將指定24 Gb 和32 Gb 層，並提供支援4 層、8 層、12 層和16 層TSV 堆疊的選項，委員會已初步同意最高6.4 Gbps 的速度，並正在討論更高的頻率。