近年來隨著人們對更先進性能的要求，先進製程成為了各大芯片製造廠商“軍備競賽”的主要戰場。據悉，台積電延誤已久的3nm製程工藝已於近期取得了重大突破，台積電或將年內率先完成第二版3nm製程的量產，並將其命名為“N3B”。

而基辛格出任CEO後一直力推代工業務的英特爾，也於近日宣布了其“埃米級”18A製程芯片將在2024年提前落地的消息。

在各芯片製造廠商向著更先進製程工藝前進的同時，製造的良率卻成了廠商們的一塊心病。曾經在2021年拿下了高通公司新SoC驍龍8G1訂單的三星，在今年2月底就被爆出試產階段芯片良率造假醜聞，部分5nm以下製程的芯片良率甚至只有35%左右。

高通翻車，三星“接鍋”

高通近年來在手機SoC業務上陷入了停滯不前的窘境，一方面是因為採用了超大核架構的驍龍888、驍龍8Gen1兩代芯片功耗“爆炸”，發熱量居高不下導致用戶體驗不好。

另一方面則是由於產品良率過低導致成本上漲。根據外媒估算，一顆驍龍888芯片的成本已經超過了100美元，而驍龍8gGen1則成本更高。此前採用7nm工藝的驍龍865成本僅為81美元。

在醜聞爆出後，三星電子管理部門就5nm芯片工藝是否屬實一事開啟對DS部門的檢查。比起名譽上的損失，更令三星“肉疼”的是失去了高通這個大客戶。

據報導，因為三星電子的代工良率過低，高通公司已經決定將驍龍8Gen1的後續訂單轉交給台積電。並且在之後將3nm製程的新一代SoC的代工業務全部交給台積電。

事實上，良率對於芯片製造廠商來說幾乎與先進製程同樣重要。此前半導體材料廠商Entegris（應特格）執行副總裁及首席運營官Todd Edlund曾在接受媒體採訪時表示，對於3D NAND晶圓廠而言，1%的良率提高可能意味著每年1.1億美元的淨利潤；而對於尖端的邏輯晶圓廠而言，1%的良率提升意味著1.5億美元的淨利潤。

而在摩爾定律即將被“榨乾”的今天，先進製程的良率對於芯片製造廠商而言，正在變得越來越重要。

過孔缺失和隨機缺陷：EUV的大麻煩

荷蘭ASML公司的光刻機是先進製程芯片製造過程中不可或缺的一環。主流的光刻機技術分為DUV和EUV，只有EUV技術能夠滿足10nm以下的製程工藝。

使用EUV光刻機進行圓晶刻蝕的過程中，可能會出現隨機缺陷，處理隨機缺陷已經成為了廠商們提高先進製程良率的核心挑戰。

總的來說，隨機缺陷被分為四類：線邊緣和線寬粗糙；CD均勻性誤差；疊加錯誤以及邊緣短路或開路。

“這些因素都會影響設備的性能、良率和可靠性” Fractilia 的Mack 說。

在缺陷檢查中，光學檢測工具與掃描電子顯微鏡（SEM）往往共同工作，以在線檢查可能存在的缺陷並將其分類。但SEM成像結果包含了實際粗糙度的同時也包含了由於SEM噪聲引起的粗糙度。傳統圖像處理過濾器會顯示平均粗糙度而不是實際粗糙度。

Mack解釋道：“舉例來講，在圓晶上可能會測到4.3nm的粗糙度，但還需要減去計量噪聲，最後會得到1.3nm的實際粗糙度。”

Fractilia開發了在頻域中運行的檢測工具，使用功率譜密度來查看粗糙度。借助這一工具，檢測者可以通過測得的粗糙度對晶圓模型進行反向建模，然後通過分析查找每一處隨機缺陷。並且該工具還為工程師提供了一種優化SEM使用的方法，使來自不同供應商的工具得以匹配。

在高級邏輯芯片上，從幾百萬個到幾十億個過孔中準確找到丟失的過孔或觸點對良率工程師來說也是一項重大挑戰。近年來，光學檢測工具的供應商大幅更新了他們的工具和軟件，以檢測越來越多且越來越小的缺陷。

並且隨著人工智能加入到軟件中，這些缺陷得以被更好的標識出來。

對於這樣龐雜的電路中可能出現的缺陷，最麻煩的就是工程師無法確定哪些區域需要關注。目前對於重點區域的確定，有兩種方法：第一種是通過吸收歷史經驗，將此前高頻出現缺陷的為止標記為重點區域。第二種方法則是從IC設計文件中找到可能的薄弱位置，然後軟件將會獲取所有區域並自動生成重點關注區域。

例如，KLA和IBM Reserch的工程師最近開發了一種基於充分陣列的分箱技術。該技術通過缺陷檢測將缺陷與晶圓位置相關聯。通過這一技術，工程師發現了此前的工具沒有標記的通孔，並通過追溯晶圓上的特定區域，找到了RIE步驟存在的問題。

在這項研究中，IBM和KLA的工程師合作開發了一種用於捕獲BEOL邏輯器件中缺失過孔的方法。工程師們使用KLA的檢測方法在RIE的通孔鏈圖案上的每個通孔周圍定義需要關注的區域，以提高對丟失通孔缺陷的捕獲靈敏度。

然後使用寬帶等離子（BBP）光學工具檢查這些關注區域，最後在SEM審查工具上對缺陷進行表徵。該工具會按照類型對缺陷進行分類。

根據結果顯示，通路鏈左側在頂部出現缺失，但右側缺失的通路則與底側相關。該團隊因此懷疑缺失通孔缺陷是由於先前的通孔蝕刻圖案未對準而被阻塞造成的。

不過，採用傳統檢測方法並沒有發現這一存在於底部的缺陷，這意味著該策略可以更有效地檢測生產中缺失過孔的缺陷。

“BPP系統的檢查結果包括了分箱信息，這為工藝工程師提供了更多可操作數據，以便他們做出最佳的決策。”Kurada總結到。

AFM或將成為救星

雖然在過去在光學檢測系統和SEM的配合下芯片製造的良率得到了較好的控制，但是在芯片先進製程工藝越來越接近摩爾定律極限的背景下，需要更先進的技術來滿足良率控制的要求。

布魯克運營總監Igor Schmidt 表示在當芯片製程達到20nm以下後隨機缺陷將會變得越來越難以分類。而在檢測CMP後的凹陷和腐蝕等需要拓撲數據的地方，AFM變得尤其重要。

Igor Schmidt指出，雖然AFM（原子力顯微鏡）吞吐量比較低，但每小時仍然可以監控高達340個為止，以進行光刻、蝕刻或CMP工藝的工藝控制。

原子力顯微鏡（AFM）審查工具可以利用機器視覺坐標，將從光學系統中獲取的圓晶圖數據指向可能出現缺陷的位置並對周圍區域進行成像。

成像的結果會顯示該區域包括高度信息和粘性在內的3D尺寸。

粘性數據將能夠更好地幫助檢測人員對缺陷進行分類。就如同亂石堆和口香糖的表面都不平整，但代表的實際情況不同一樣。在芯片製造的缺陷檢測中，不同粘性的情況下的粗糙度可能指向不同的結果。

如果缺陷具有較大的高度差異和較大的粘性，表明是有機顆粒或聚合物掉落在了圓晶上。但如果在高度差異較大的情況下粘性較小，則說明掉落在圓晶上的可能是矽顆粒或者碎片；如果出現了孔隙卻沒有粘性，則表明可能是堆疊或者結晶缺陷；如果沒有發現顆粒卻具有粘性，則表明某處機器或者油存在問題。

“因此，對於缺陷分類來說，這是一種強大的技術。” Igor Schmidt說。基於這一技術，廠商將能夠在先進製程上對芯片製造中的缺陷進行更詳細、準確的分類，從而提高產品的良率。