在最新一期油管視頻中，Moore’s Law Is Dead 分享了與 AMD 下一代銳龍（Ryzen）與霄龍（EPYC）處理器”Zen 4D”架構有關的新爆料。 由洩密者與內部人士透露的規格可知，每個小晶元擁有多達16個核心，輔以將於2023年到來的新緩存設計和混合架構。

（來自：MLID | YouTube）

據說AMD Zen 4D 小晶片設計會在下一代 Ryzen 與 EPYC CPU 中得到運用，首發則是定於 2023 年推出的 Bergamo 系列伺服器晶片。

與側重「效率」的英特爾12 代 Alder Lake 系列晶片的混合式架構相比，AMD 的 Zen 4D 小晶片架構還是有點不同的。

雖然兩家公司都在同一晶元上採用了兩種不同的核心技術、並具有自己的底層緩存設計，但 AMD 這邊更側重於多線程性能的最大化。

MLID指出，AMD Zen 4D 內核是 Zen 4 的”精簡”版本，具有重新設計的緩存和少量功能。 此外為了達成功耗目標，Zen 4D 還具有較低的時鐘速率，但主要還是增加整體內核密度。

視訊截圖（來自：MLID）

Zen 4 每個小晶片最多支援 8 個核心，而 Zen 4D 更是塞下了 16 個內核 —— 這使得 AMD 能夠大舉增加下一代處理器的核心數量，並繼續保持多線程性能方面的領先優勢。

正因如此，我們也不奇怪它會率先在霄龍 Bergamo 伺服器 CPU 上得到應用。 至於剝離大部分功能的原因，則是因為 Zen 4D 的 16 核心 CCD 設計、將佔用與標準 8 核 Zen 4 CCD 相同的空間。

這樣一來，具有完整 Zen 4 功能的 Zen 4D 小晶片，其不僅裸片尺寸變得更大、還可能砍掉一半的 L3 緩存、以及剔除 AVX-512 指令集（SMT-2 尚未得到確認）。

WCCFTech 指出，這樣的 AMD Zen 4D 晶片，與英特爾 Alder Lake CPU 上的 Gracemont（節能 E 核）有些類似 —— 具有較低的時鐘頻率、較少的每核心 L3 快取、且不支援 SMT 。

ZEN 4D & Zen 5 Leak – Moore’s Law Is Dead（via）

這看起來很像 Alder Lake CPU 上的 Gracemont 核心，它也具有較低的時鐘、每核心 L3 快取，並且不支援 SMT（同步多線程）。

記憶體方面，傳聞稱基於 Zen 4D 的霄龍 Bergamo 伺服器處理器將支援 12 通道 DDR5（下一代 AM5 桌面產品也有希望），但目前尚未得到 MLID 消息來源的證實。

至於下一代消費級銳龍產品線的具體劃分，基於標準 Zen 4 架構的 Raphael 系列晶片可以達到 16 核。 而多達 32 個內核的 Zen 4D AM5 晶片，也可作為 HEDT 線程撕裂者的一個主流替代。

雖然到目前為止，我們都未聽過任何基於 Zen 4D 的銳龍產品線，但可預計 AMD”Strix Point”APU 處理器會用上 Zen 4D / Zen 5 內核，以及與英特爾 Alder Lake 更相似的設計方法。

最後，預計 Zen 5 可帶來較 Zen 4 內核高達 20~40% 的 IPC 性能提升，並於 2023 年底 / 2024 年初到來。

基於 AMD Zen 5 架構的銳龍處理器，可達到 8 個 Zen 5（3nm）和 16 個 Zen 4D（5nm）核心。

但這可能僅限於上文提到的「Strix Point」APU 系列、而不是取代 Raphael 的「Granite Ridge」的銳龍 CPU SKU 。