電子器件工程聯合會（JEDEC）終於在今日正式發布了下一代主流存儲器（DDR5 SDRAM）的最終規範。自90年代末以來，雙倍數據速率（DDR）存儲器技術已經歷了多次迭代，並且推動了PC、服務器等生態的快速發展。而最新的DDR5規範不僅再次擴展了DDR內存的功能，且速率也較上一代DDR4輕鬆翻倍。預計基於新標準的硬件，將於2021年陸續在服務器和PC客戶端等設備上得到採用。

據悉，JEDEC 最初於2018 年提出了DDR5 的內存規範。雖然今日發布的正式版本來得有些晚，但並沒有降低新一代存儲器標準的重要性。

與往年的歷次迭代一樣，DDR5 再次將重點放在了DRAM 存儲的密度和速率上。JEDEC 將兩者都提升了一倍，最大內存速率也設置到了6.4Gbps 起步、單條LRDIMM 容量有望達到2TB 。

為了實現這一目標，業內一直在努力改進生態支持，比如讓DIMM 上的電壓調節器和芯片級ECC 校驗做到更加精細。

與DDR4 內存相比，DDR5 最直觀的變化，依然體現在容量和密度上。經歷了數年的設計研發，DDR5 標準已支持單顆64Gbit 的DRAM 存儲芯片，是DDR4 最大允許容量（16Gbit）的四倍。

結合管芯堆疊工藝，還可將多達8 組管芯塞入單個芯片，那樣40 個單元的LRDIMM 即可達成2TB 的有效存儲容量。至於不那麼起眼的無緩衝DIMM，典型雙面配置亦可達成128GB 的​​單條內存容量。

需要指出的是，相對於頻率和帶寬的提升，製造密度的提升要相對慢一些，但標準依然具有相當深遠的前瞻性。對於內存製造商來說，今年已可使用8Gbit 和16Gbit 的芯片來製造DDR5 內存。

從DDR3 到DDR4 的過渡，JEEDC 已讓內存帶寬從1.6Gbps 提升到3.2Gbps 。但是即將上市的DDR5 產品，再次輕鬆地超越了50%（至4.8Gbps），未來更是有望達成6.4Gbps 。

內存製造商之一的SK 海力士預計，十年後可達成DDR5-8400 。為實現這一目標，顯然需要對DIMM 的底層（比如內存總線）和配套的邏輯器件加以大量的改進。

與我們在LPDDR4 和GDDR6 等標準中看到的情況類似，單個DIMM 可被分解為兩個通道。因為DDR5 不會為每個DIMM 提供一個64-bit 數據通道，而是為兩個獨立的32-bit 數據通道（ECC 則是40-bit）。

與此同時，每個通道的突髮長度從8 字節（BL8）翻倍到了16 字節（BL16），意味著每個通道可在每次操作時交付64 字節，從而讓有效帶寬較DDR4時代增加了一倍。

對於標準的PC 台式機平台而言，DDR5 系統可用4 × 32-bit 的配置，來代替DDR4 系統上的2 × 64-bit 設置。內存條仍將成對安裝，而不是回到32-bit 的SIMM 時代（但現在的最低配置是DDR5 較小通道中的兩個）。

這種結構上的變化，還在其它地方引發了一些連鎖反應。比如DDR5 引入了更高細粒度的存儲器刷新功能，允許在使用某些存儲器的同時刷新其它存儲器，從而實現更快的刷新（給電容器充電）。

存儲器的最大Bank 數量也從4 組翻倍到了8 組，有助於減輕順序內存訪問帶來的性能損失。