2018年8月，斯坦福大學著名教授Philip Wong（黃漢森）加入台積電，擔任研究副總裁，在業界傳為佳話。在Hot Chips 31會議上，Wong表示摩爾定律沒有死，甚至沒病，有正確的技術訣竅，摩爾定律在未來三十年仍將適用。他也在分享中給出了延續摩爾定律的方法。

如果你認為英特爾是摩爾定律最大的奉獻者，那可能是你還沒有聽說過Philip Wong對這個問題的闡述。Wong是台積電研究副總裁，他在Hot Chips 31會議上做了一個演講，他聲稱摩爾定律不僅活得很好，而且有了正確的技術訣竅，它仍然適用於未來三十年。

“摩爾定律沒有死，它沒有放慢速度，它甚至沒病。”他告訴Hot Chips的與會者。

在Wong的講述中，維持摩爾定律唯一重要的是不斷提高晶體管密度。雖然他承認隨著登納德縮放比例定律（Dennard scaling）的死亡，時鐘速度已經達到穩定水平，但晶體管密度的提升將會提高性能和能效。

最終，如何實現更高的密度並不重要。Wong介紹，能夠在更小的空間內集成更多的晶體管並提高能源效率，這才是關鍵。在短期內，這可能是通過傳統方式實現的，即通過改進CMOS工藝技術，製造具有較小柵極長度的晶體管。

台積電已經進入7nm工藝節點，並正在邁向5nm節點。Wong表示，5nm節點的設計生態系統現已準備就緒，他們已經開始風險生產。也就是說，工藝節點和設計工具已經完成，並且正在生產晶圓。在上一次財報電話會議上，台積電錶示計劃在2020年上半年開始量產5nm芯片。台積電甚至還有3nm節點。

但所有這些技術都是基於平面構建芯片，Wong承認這種方法最終會停止擴展。“如果你通過二維縮放，我們將減少到幾百個原子，很快我們就會耗盡原子。”他解釋道。

但這並不意味著晶體管密度的終結。他指出，即使在Dennard scaling結束後，半導體製造領域仍有許多創新，使晶體管密度保持在上升曲線。特別是，採用了應變矽和高k金屬柵極技術，其次是引入3D結構的FinFet（鰭式場效應晶體管）。現在正在探索一種稱為DTCO（設計技術協同優化）的技術來推動7nm以下的晶體管。

所有這些創新都因為需要更快和更節能的硬件來開發新的計算和應用平台。這種演變跨越了20世紀70年代的小型計算機，20世紀80年代的PC，20世紀90年代的互聯網以及現在的移動計算。所有這些都推動半導體製造工藝的向前發展。Wong認為，下一個重大推動力將來自人工智能和5G。

那麼，要保持摩爾定律的發展需要哪些創新？

短期內，使用芯片組構建2.5D結構的多芯片封裝將提高整體計算和存儲密度，即使芯片本身的晶體管密度沒有變得更高。Wong表示，這使得單個小芯片的工藝節點的重要性不如能夠將這些組件集成在同一個封裝中的封裝技術。

台積電擁有自己的2.5D封裝及CoWoS（Chip-on-Wafer-on-Substrate）技術。CoWoS通過在芯片上插入芯片和合適的存儲器件並使用矽通孔（TSV）連接它們來構建多芯片封裝。

值得注意的是，CoWoS被Nvidia的Tesla V100 GPU加速器採用，它將GV100 GPU與高帶寬內存（HBM）模塊封裝在一起。但更多樣的小芯片集成，英特爾，AMD和Xilinx正陸續推出。

但2.5D只能實現目前為止的密度，更具擴展性的解決方案需要真正的3D封裝技術。為此，Wong說我們最好的選擇是N3XT，這是一種基於新納米材料的3D單片設計，同時也是內存和邏輯的細粒度集成。N3XT代表納米工程計算系統技術，自2015年以來一直在學術界開展，台積電顯然認真對待它，它有很大的商業化機會。

Wong展示了一張幻燈片，顯示出，它由多層節能邏輯（黃色），高速存儲器（紅色）和高容量非易失性存儲器（綠色）組成，以交錯方式堆疊在一起。所有這些都位於傳統的矽邏輯芯片（紫色）之上。

其中的關鍵是將這些不同的組件與稱為ILV的部分連接起來，ILV代表Inter-Layer-Via。與微米級TSV不同，ILV可以在納米級形成。雖然這是N3XT技術中非常重要的一部分，但Wong沒說太多。顯然，ILV是台積電一直在研究的技術，並且有很多專利申請。

對於這些3D封裝，交錯存儲器和邏輯非常重要，因為減少了它們之間的距離，這有助於為AI和5G等應用提供所需的高帶寬、低延遲的通信。對於CMOS，交錯存儲器與邏輯是不可能的，因為邏輯晶體管需要大約1000攝氏度的溫度才能被蝕刻，這會在製造期間破壞相鄰的元件。相反，你需要一些可以在400攝氏度左右放置的東西。

事實上，過去幾年中已經研究過的新材料似乎適合在相對較低的溫度下製造高性能晶體管。與目前用於半導體的塊狀矽基材料不同，它們是過渡金屬二硫化物（TMD），基於諸如鉬、鎢和硒的元素。

TMD材料還具有高載流子遷移率，也就是說，能夠輕鬆地通過它們移動電子，但是通道很薄。如果正在構建小於2到3nm的晶體管，那麼這些屬性就是你想要的。Wong表示，台積電在實驗室內使用二硫化鎢建造了實驗性TMD晶圓。

另一種候選納米材料是碳納米管。Wong表示，已經製造出具有良好半導體性能的實驗版本。已經構建了基於碳納米管的邏輯和SRAM器件的原型，包括最近由麻省理工學院研究人員進行的RISC-V實現。

在存儲器面，Wong表示最有可能進行3D集成的新候選者是自旋扭矩傳遞磁RAM（SST-MRAM）、相變存儲器（PCM）、電阻RAM（ReRAM）、導電橋RAM（CBRAM）和鐵電RAM（FERAM）。所有這些都具有隨機訪問的關鍵屬性，非易失性設備在寫入之前不需要擦除，其中一些已經商業化，包括Everspin的MRAM，三星的嵌入式MRAM，Crossbar的ReRAM和英特爾的3D XPoint（大多數人認為是PCM的變體）。

研究人員已經模擬了N3XT設備的性能，並將它們與傳統的二維芯片進行了比較，邏輯和存儲容量的配置相似。根據他們的研究，使用各種機器學習推理進行基準測試，N3XT設備的效率與2D相比提昇在63倍和1,971倍之間，十分具有競爭力。

這些聽起來都很有希望，但Wong沒有詳細說明這些技術將如何在未來30年內改善效率維持摩爾定律。例如，切換到新的納米材料將提供相對於2D組件的一次性凸起，最終也會遇到原子極限。

從理論上講，如果每18個月可以將3D設備的堆疊高度翻倍，那麼確實可以實現密度的提高。當然，對於移動設備和其他嵌入式設備而言，這將變得非常笨拙，即使對於數據中心計算機，也只需要七代或八代就能達到12英尺高的天花板。

為了使其工作數十年，必須開發其他技術創新，這些創新在Wong的演講中沒有提到，以保持密度符合摩爾定律的軌跡。像台積電這樣的芯片製造商，必須相信研究人員將提供源源不斷的這類候選技術，這些技術只需要新的，更苛刻的應用程序的推動，以刺激商業化。如果歷史可以作為參考，那些應用肯定會來。