合久必分，分久必合。這不僅是天下大勢，在計算機領域，甚至是在方寸之間的芯片之上，這個道理同樣適用。為此，我們還專門發明了一個新的概念來形容這一現象——算力的多元化!AI、大數據分析等應用類型的出現讓數據中心對算力的需求出現了大幅增長。但另一方面，由於半導體工藝的限制，單純靠CPU已經不能滿足這些需求。因此，CPU之外的異構加速卡也成了當今很多系統的標配。

甚至，對於CPU本身來說，由於芯片規模越來越大、架構越來越複雜，其製造難度和設計成本也在迅速攀升。而這也在很大程度上限制了CPU的發展速度。

面對芯片領域越來越大的需求和製造過程越來越多的掣肘，人們在推進CPU製程和架構進化的同時也將目光瞄準了芯片本身的設計思路：

既然不能阻止算力多元化的大趨勢，又不能無限制的在計算機內增加計算卡，那倒不如將這種多元化限制在封裝內部。這樣既能保證計算機架構的相對統一，也能在很大程度上降低芯片和系統的成本及設計製造難度。

於是，Chiplets理念應運而生。

所謂Chiplets，就是指將傳統的大芯片打散成多個更容易設計和製造的小芯片並封裝在一起，從而在實現更多功能、更好性能的同時降低成本。

Chiplets思路下的Intel封裝進化

CPU——Central Processing Unit。

在過去，這個單數的Unit即可以指代一個封裝(Package)，也可以引申為一枚芯片(Die)。因為，受限於封裝技術，我們極少能看到一個Package之內包含多個Die的情況。

但在Chiplets理念的影響下，CPU在Package層面仍舊是“單數”，但在Package內部的Die層面，這個Central Processing Unit的後面就很可能要加上一個“s”了。

作為半導體行業中的扛鼎力量，Intel也在經歷一輪“以數據為中心”的轉型，並為此構建了六大能力。而在這個從半導體到系統再到的生態的六大能力之中，Intel把製程和封裝放在了最內層。言外之意很明確——製程和封裝技術是Intel的立身之本。

回到Chiplets話題，這種CPU從單Die到多Die、從Unit到Units的進化之路也正是在封裝技術的進步之下才得以實現的。

左邊是Intel的CPU，中間是AMD的GPU，右邊是HBM

早在2017年，就有消息傳出，Intel要將自家的處理器與AMD的GPU以及HBM高速顯存封裝成一個芯片，以滿足高性能輕薄筆記本廠商的需求。兩年過去，Intel不僅拿出了這樣的產品，更通過封裝技術的進化打開了用戶和市場在芯片封裝層面的想像力大門。

9月4日，Intel在上海展示了自己最新的封裝技術：可以將Die縱向堆疊在一起的3D Foveros、可以將Die在封裝內水平互聯的EMIB技術以及他們的結合體Co-EMIB。

對於這三種技術的原理和意義，讀者老爺們可以移步《把芯片當成樂高?英特爾新思維背後的技術進步》。裡面不僅有圖文，更有這些技術原理的動畫視頻，淺顯易懂、老少皆宜;這裡就不再贅述。

用樂高的方式打開全新的芯片世界

樂高相對於傳統積木的最大區別在於，樂高的每一個小塊上都有許多圓柱形的突起，這些突起能夠讓無數小組件融合成為一個連接緊密、有意義的整體，進而組成一個生動的場景。

與樂高一樣，Intel新一代封裝技術的要義也並非單純的“封裝”，而是要在封裝內部實現Die與Die之間的全面互聯，進而使封裝內部的所有Die能夠形成一個整體。這是封裝技術進化的方向，同時也是Intel先進封裝技術攻關的重點。

Intel公司副總裁、封裝測試技術開發部門總經理Babak Sabi先生

就像Intel公司副總裁、封裝測試技術開發部門總經理Babak Sabi先生在展示現場所說的：我們不僅要將所有的Die封裝在一起，更要讓他們像一個整體一樣工作。

那麼下面我們將圍繞封裝與互聯來討論一系列關鍵問題。

1、 如何實現封裝的水平擴展?

橫向擴展的難點在於將不同的高性能Die進行高效互聯。所謂高效，意味著這種互聯不僅要提供更高帶寬、更低延遲，也要同時滿足Die的能耗需求。

極為難得一見的EMIB半成品，兩顆Die中間的部分便是由矽構成的連接部分，只需覆蓋一點點就能完成Die之間的數據互聯工作，效率很高，很省料

這是一顆相對更完整的工程樣品，處在中間位置的兩個CPU Die，環繞他們的8顆Die則是HBM內存

基於矽的EMIB在特性上較傳統的銅互聯有著巨大的優勢

Intel的做法是在Die和塑料基板之間預先鋪設一層由矽組成的半導體層。這層半導體通過蝕刻技術處理形成線路(並非像製造芯片一樣形成晶體管)，進而通過金屬沉積工序來形成互聯電路。

相對於在塑料基板中埋線的傳統做法，這種基於矽的工藝能夠在更小的空間內鋪設更複雜的電路，也就能夠實現更多芯片之間更高效的互聯。

2、 如何實現封裝的縱向堆疊?

相對於水平擴展，縱向堆疊要復雜很多，這其中的難點仍舊出在如何解決高效互聯問題上。

首先，Die在縱向堆疊之後想要滿足各個層之間的互聯問題就必須在Die上進行鑽孔，並通過金屬導線來實現電路的導通。而這種在Die上開孔的行為必須在設計階段就進行考慮(另一方面，如何在矽這種硬度極高、韌性極差的材質上高效、快速、精確的大量鑽孔同樣是一件非常困難的事情)。

其次，散熱問題非常重要。首要的原則便是發熱最高、功耗最大的Die要佈置在最上層，這樣它離散熱器最近，溫度也就相對容易控制。當然，功耗高在很多時候就意味著芯片性能高、數據吞吐量大，而這就代表它需要更多的數據和供電針腳直通下層與基板。這會對中下層Die的設計和製造帶來更大的挑戰。

Intel院士、技術開發部聯合總監Ravi Mahajan

用Intel院士、技術開發部聯合總監Ravi Mahajan的話解答這一問題會更加簡單明了：想要進行縱向堆疊封裝，所有參與其中的Die都要想一個單一芯片一樣進行整體的設計和考量。

通過右上角的小圖我們可以看到多顆Die是如何縱向堆疊在一起的

通過左下角的電子顯微鏡圖，我們可以看到芯片之間的互聯以及底層芯片上的垂直開孔

Intel即將發布的Lakefield SoC產品，使用了Foveros技術，將各類功能芯片、CPU和內存完整封裝在了一起

現場展示的Lakefield樣品，左1為完成品，右2是還沒有封裝DRAM部分的半成品

3、 先進封裝技術在水平和垂直方向上的擴展規模會受到哪些限制?

首先，在水平方向上的擴展並不會受到除了成本和總體功耗之因素之外的明顯限制，因為EMIB可以在封裝內部很好的解決互聯問題。在現場，Intel便展示了一顆由28個Die組成的芯片樣品，在方寸之間實現了相當壯觀的景象。

其次，在垂直方向上的堆疊則會受到功耗、發熱、設計等一系列因素的限制。

應用Co-EMIB技術（Co-EMIB=水平互聯EMIB+縱向互聯Foveros）將14顆Die封裝在一起

注意，紅框內的部分並不具備任何功能，其存在的意義在於擴大芯片與散熱器的接觸面積以便提供更高的熱交換率（因為矽是熱的優秀導體），進而改善散熱問題

將兩組Die整合在一起，形成一個包含28個功能核心的壯觀產品

4、 封裝技術的升級很貴嗎?

首先，升級工作需要Fab和封測工廠配合進行。

其次，主要的升級工作會集中在封測工廠。

第三，封裝技術的升級很貴，但又不像製程工藝的升級那麼貴(很抱歉，對於具體的升級成本我們目前仍不知曉)。

第四，升級工作並不需要對現有的工序和流程做出改變，只是會額外的增加工序和設備。

第五，升級工作將首先從Intel美國哈德遜工廠開始。

第六，新技術的實裝仍舊需要一段調試和產能爬坡的時期。

5、 我們會在Intel的全新封裝技術中看到其他廠商的產品嗎?

會的!

還記得前文貼出的這枚芯片麼，Intel和AMD終於走在了一起

這是由系統製造商（筆記本廠商）下單完成的量產型產品

Intel雖然擁有大量處理器和存儲方面的產品，但為了在一個封裝內實現更多的功能，其他IP的參與必不可少。

在現場的展示中我們便能看到Intel將自家的產品與現代的多顆HBM封裝在一起。

未來，在新的封裝技術實裝之後，其他廠商也可以通過購買Intel代工服務的方式來實現多樣化的封裝。

摩爾定律的一次全新實踐

在最初版“摩爾定律”中，集成電路中所容納的晶體管數量每隔約2年便會提升一倍(我們所熟知的“性能每18個月提升一倍”的說法是由後來的Intel CEO大衛·豪斯在之後提出的)。

但從實際的半導體技術角度出發，我們也必須承認：製程工藝發展速度的放緩在很大程度上影響了摩爾定律的繼續實踐。作為這一行業標準的提出者，Intel顯然有極大的動力繼續維護摩爾定律的實踐。

而當製程工藝無法滿足需求時，另尋他路就成為了必然的選擇。

英特爾先進封裝技術進化所帶來的芯片水平擴展和垂直堆疊能夠在很大程度上降低半導體產品的設計和製造難度，帶來晶體管密度和芯片整體性能的雙提升;因此，無論從哪個層面來看，封裝技術在很大程度上都能夠成為推動摩爾定律繼續向前發展的第二隻輪子。

這就相當於是為包括Intel在內的整個半導體行業開闢了全新的發展路徑和空間。

在Foveros、EMIB和Co-EMIB的啟發下，或許在未來，我們能夠像關注製程工藝一樣關注封裝技術。