對於 AMD 來說，使用 MCM 多核心封裝技術能夠帶來高性能及減低單個核心製造的難度，並節省了封裝成本，因此已用於 EPYC、Threadripper 系列的處理器之上，在最新推出的第二代 Threadripper 處理器更達成了 32 核心，那麼未來會怎樣發展呢? 此前有消息指 AMD 將會準備推出 64 核心、128 線程的第二代 EPYC 處理器，在網上最新就出現了一個「8 + 1 dies」的框架圖，透露了第二代 EPYC 處理器如何達成 64 個核心。

 

根據 AMD 預計的規劃，如無意外的話在今年內首款採用 7nm 工藝的 EPYC “Rome” 處理器將會正式採樣，第二代 EPYC 將會率先採用 7nm Zen2 架構，而並非 12nm 的 Zen+ 架構，預計在多核性能方面將能提升到另一個層次，首批二代的 EPYC 產品將於 2019 年正式上市。

 

 

據一位已退休的工程師 chiakokhua 發佈的第二代 EPYC 封裝推測圖，新控制器晶片是 Infinity Fabric 技術的進一步發展， 8 個 CPU 晶片各自擁有 8 個核心，並在中央加入一個專用的系統控制器作通訊，系統控制器由該8個CPU 晶片包圍，達成 64 核心配置，通過連接 CCX 的管理，核心彼此之間在方向上的路徑距離相同，讓延遲相應較低，就如 Ryzen 及Threadripper 處理器一樣，所有的模組都將通過 Infinity Fabric 的方式連接。

 

同時，系統控制器器用作整個處理器的中央部份，並包含一個單晶片 8 通道 DDR4 記憶體控制器，可以處理高達 2TB 的 ECC 記憶體，這種儲存器接口採用的是單片式，與當前的EPYC處理器不同。系統控制器還具有PCI-Express gen 4.0 x96 root-complex，可以驅動多達6c個x16 頻寬或者最多可以 12個 x8 的繪圖卡。

 

 

 

該晶片還集成了南橋，稱為 Server Controller Hub，除了一些PCIe通道外，還提供了常見的 I/O 接口，如 SATA、USB 和其他傳統的低頻寬 I/O，平台上仍然可存在其他的外部“晶片組”，從而提供更多連接。

 

然而，AMD 尚未正式公佈有關第二代 EPYC 處理器的任何具體訊息，現階段僅知道處理器是採用台積電的 7nm 工藝生產，並將於明年推出。