電子產業對電腦晶片表面可容納的電晶體數量已接近極限。因此，晶片製造商正在尋求增加晶體管數量，而不是減少晶體管數量。業界不再將越來越小的電晶體擠到單一表面上，而是將晶體管和半導體元件堆疊到多個表面上——就像將平房改造成一座高樓。這種多層晶片可以處理成倍增加的數據，並執行比當今電子產品更複雜的功能。

然而，一個重大障礙是晶片的建構平台。如今，體積龐大的矽片是高品質單晶半導體元件生長的主要支架。任何可堆疊晶片都必須包括厚厚的矽「地板」作為每一層的一部分，這會減慢功能性半導體層之間的通訊速度。

現在，麻省理工學院的工程師們找到了解決這一障礙的方法，他們採用多層晶片設計，不需要任何矽晶片基板，並且工作溫度足夠低，可以保留底層的電路。

在今日《自然》雜誌上發表的一項研究中，研究小組報告了他們使用新方法製造多層晶片，其中高品質半導體材料層直接交替生長在彼此之上。

該方法使工程師能夠在任何隨機晶體表面上建構高性能電晶體、記憶體和邏輯元件——而不僅僅是在矽晶片的笨重晶體支架上。研究人員表示，如果沒有這些厚矽基板，多個半導體層可以更直接接觸，從而實現更好、更快的層間通訊和計算。

研究人員設想，該方法可用於構建人工智能硬件，以筆記型電腦或可穿戴設備的堆疊晶片的形式，其速度和功能將與當今的超級電腦一樣快、一樣強大，並能與物理數據中心一樣存儲大量數據。

「這項突破為半導體產業帶來了巨大的潛力，使晶片能夠不受傳統限制地堆疊，」研究作者、麻省理工學院機械工程副教授Jeehwan Kim 表示。 “這可能會使人工智慧、邏輯和記憶體應用的運算能力大幅提升。”

研究的麻省理工學院合著者包括第一作者Ki Seok Kim、Seunghwan Seo、Doyoon Lee、Jung-El Ryu、Jekyung Kim、Jun Min Suh、June-chul Shin、Min-Kyu Song、Jin Feng 和Sangho Lee ，以及來自三星高級技術學院、韓國成均館大學和德州大學達拉斯分校的合作者。

種子袋

2023 年，Kim 團隊報告稱，他們開發出一種在非晶態表面上生長高品質半導體材料的方法，類似於成品晶片上半導體電路的多樣化形貌。他們生長的材料是一種二維材料，稱為過渡金屬二硫化物(TMD)，被認為是製造更小、高性能電晶體的矽的有希望的繼任者。這種二維材料即使在小到單一原子的尺度上也能保持其半導體特性，而矽的性能會急劇下降。

在先前的工作中，該團隊在具有非晶塗層的矽晶片上以及現有的TMD 上生長TMD。為了鼓勵原子排列成高品質的單晶形式，而不是隨機的多晶無序形式，Kim 和他的同事首先在矽晶片上覆蓋一層非常薄的薄膜或二氧化矽“掩模”，並在其上形成微小的開口或口袋圖案。然後，他們將原子氣體流過掩模，發現原子以「種子」的形式沉澱在口袋中。口袋限制了種子以規則的單晶圖案生長。

但當時該方法僅在攝氏900度左右才有效。

「你必須在400 攝氏度以下的溫度下培育這種單晶材料，否則底層電路就會被完全燒壞和破壞，」Kim 說。 “因此，我們的功課就是，我們必須在低於400 攝氏度的溫度下採用類似的技術。如果我們能做到這一點，影響將是巨大的。”

建置

在新研究中，Kim 和他的同事試圖微調他們的方法，以便在足夠低的溫度下生長單晶二維材料，以保留任何底層電路。他們在冶金學中找到了出乎意料的簡單解決方案——金屬生產的科學和工藝。當冶金學家將熔融的金屬倒入模具中時，液體會慢慢“成核”，或形成晶粒，這些晶粒會生長並融合成規則圖案的晶體，然後硬化成固體。冶金學家發現，這種成核最容易發生在液態金屬倒入的模具邊緣。

「眾所周知，邊緣成核需要的能量和熱量較少，」Kim 說。 “所以我們從冶金學中藉用了這個概念，將其用於未來的AI 硬體。”

該團隊希望在已經製作了晶體管電路的矽晶片上生長單晶TMD。他們首先用二氧化矽掩模覆蓋電路，就像他們之前的工作一樣。然後，他們在每個掩模口袋的邊緣沉積TMD“種子”，發現這些邊緣種子在低至380 攝氏度的溫度下生長成單晶材料，而從中心開始生長的種子則遠離每個口袋的邊緣，需要更高的溫度才能形成單晶材料。

研究人員更進一步利用新方法製造出一種多層晶片，其中交替排列兩種不同的TMD 層——二硫化鉬，一種很有前途的製造n 型晶體管的材料候選材料；以及二硒化鎢，一種有可能製成p 型電晶體的材料。 p 型和n 型電晶體都是執行任何邏輯運算的電子組件。團隊能夠以單晶形式直接疊放在彼此之上生長這兩種材料，而無需任何中間矽晶片。 Kim 表示，這種方法將有效地使晶片的半導體元件密度翻倍，尤其是金屬氧化物半導體(CMOS)，它是現代邏輯電路的基本構件。

「透過我們的技術實現的產品不僅是3D 邏輯晶片，而且是3D 記憶體及其組合，」Kim 說。 “透過我們基於生長的單片3D 方法，你可以生長出數十到數百個邏輯層和內存層，它們彼此疊置，而且它們能夠很好地通信。”

「傳統的3D 晶片是在矽晶圓之間鑽孔製成的，這一過程限制了堆疊層的數量、垂直對準解析度和產量，」第一作者Kiseok Kim 補充道。 “我們基於生長的方法一次解決了所有這些問題。”

為了進一步將其可堆疊晶片設計商業化，Kim 最近成立了一家公司FS2（未來半導體2D 材料）。

「我們目前展示了小型設備陣列的概念，」他說。 “下一步是擴大規模，展示專業的AI 晶片操作。”

這項研究得到了三星先進技術研究所和美國空軍科學研究辦公室的部分支持。

參考連結

https://news.mit.edu/2024/mit-engineers-grow-high-rise-3d-chips-1218