在最新一屆IEEE國際電子元件會議IEDM 2024上，Intel代工展示了四大半導體製程製程突破，涵蓋新材料、異構封裝、全環繞閘極(GAA)等領域。目前，Intel正在持續推進四年五個製程節點的計劃，並規劃到2030年在單一晶片上封裝1兆個電晶體，因此先進的電晶體技術、縮微技術、互連技術、封裝技術都至關重要。

Intel代工此番公佈的四大突破包括：

1.減成法釕互連技術

該技術採用了釕這種替代性的新型金屬化材料，同時利用薄膜電阻率（thin film resistivity）、空氣間隙（airgap），Intel代工在互連微縮方面實現了重大進步，具備可行性，可投入量產，而且具備成本效益。

在引入空氣間隙後，不再需要通孔周圍昂貴的光刻空氣間隙區域，也可以避免使用選擇性蝕刻的自對準通孔（self-aligned via）。

在間距小於或等於25奈米時，採用減成法釕互連技術實現的空氣間隙，可以使線間電容最高降低25％，從而取代銅鑲嵌製程的優勢。

該技術可望在Intel代工的未來製程節點中得以應用。

2、選擇性層轉移（SLT）

異質整合解決方案，能夠以更高的靈活性整合超薄芯粒(chiplet)，對比傳統的晶片到晶圓鍵合（chip-to-wafer bonding）技術，能大大縮小晶片尺寸，提高縱橫比，尤其是可以在晶片封裝中將吞吐量提升高達100倍，進而實現超快速的晶片間封裝。

這項技術也帶來了更高的功能密度，再結合混合鍵結（hybrid bonding）或融合鍵結（fusion bonding）工藝，封裝來自不同晶圓的芯粒。

3.矽基RibbonFET CMOS電晶體

為了進一步縮小RibbonFET GAA電晶體，Intel代工展示了閘極長度為6奈米的矽基RibbonFET CMOS電晶體。

它在大幅縮短閘極長度、減少通道厚度的同時，對短通道效應的抑制和性能也達到了業界領先水準。

它為進一步縮短閘極長度鋪平了道路，而這正是摩爾定律的關鍵基石之一。

4.用於微縮的2D GAA電晶體的柵極氧化層

為了在CFET（互補場效電晶體）之外進一步加速GAA技術創新，Intel代工展示了2D GAA NMOS（N 型金屬氧化物半導體）和PMOS（P 型金屬氧化物半導體）電晶體製造的研究。

此技術著重於柵極氧化層模組的研發，將電晶體的閘極長度縮小到了30奈米。

同時，2D TMD（過渡金屬二硫化物）研究也取得了新進展，未來可望在先進電晶體製程中取代矽。

另外值得一提的是，Intel代工也持續在300毫米GaN（氮化鎵）方面進行開創性的研究。

Intel代工在300毫米GaN-on-TRSOI（富陷阱絕緣體上矽）基板上，製造了業界領先的高性能微縮增強型GaN MOSHEMT（金屬氧化物半導體高電子遷移率電晶體），可減少訊號損失，提高訊號線性度和基於襯底背部處理的先進整合方案。