Synopsys 和台積電已經合作了數十年，一項新的聲明顯示，他們正在將合作關係提升到新的水平，以滿足對更多人工智慧運算能力的需求。 Synopsys 透露，該公司正在將其人工智慧驅動的EDA 套件和多晶片解決方案與台積電的最新製程節點和3D 封裝技術緊密結合。 其目標是為數十億甚至上萬億個電晶體的設計鋪平道路。

EDA 是電子設計自動化（Electronic Design Automation）的縮寫。 它是一套用於設計積體電路晶片等電子系統的軟體工具。 在這方面，Synopsys 針對台積電N2節點認證的客製化設計和模擬工具已經為聯發科帶來了紅利。

據聯發科的Ching San Wu 稱，人工智慧增強型EDA 流程使其模擬設計人員能夠在N2 上最大限度地提高性能和效率，同時加快向市場交付SoC 的時間。

Synopsys 也宣布其實體驗證和實施解決方案現在支援台積電A16 製程的背面佈線。 A16 是台積電有史以來最先進的製程節點，計劃於2026 年下半年量產。 背面佈線是一種新興技術，它將電源線佈線在晶片或集成電路的背面，而不是通常的正面。 這有助於優化電源傳輸和訊號路由，從而提高效能和密度。

Synopsys 補充說，其工具已通過台積電的雲端認證，以進一步簡化設計流程。 這使”共同客戶”能夠利用精確的雲端EDA 資源來完成綜合、客製化佈局、模擬和簽核驗證等任務。

在多晶片方面，Synopsys 的3DIC Compiler 平台透過與Ansys 和台積電的合作得到了增強。 3DIC Compiler 平台基本上為設計、實作和驗證複雜的2.5D 和3D 多晶片封裝提供了一個統一的環境。 在最新的更新中，它與Ansys 的RedHawk 簽核平台緊密整合，執行熱分析和紅外線感知時序分析。

值得一提的是，台積電在去年的國際電子元件會議（IEDM）上也勾勒出了萬億晶體管晶片的路線圖，並在今年5 月推出了另一個版本。 該公司將2030 年作為1.4 奈米A14 和1 奈米A10 製程節點的目標。 同時，該公司也談到了開發CoWoS、InFO 和SoIC 等先進封裝技術。 這些技術將在2030 年前後共同實現超過一兆電晶體的巨型多晶片封裝。 隨著這項新消息的發布，這家晶片製造商似乎離目標越來越近了。