由於2nm 產量持續存在問題，三星電子決定從泰勒工廠撤出人員，這標誌著其先進代工業務遭遇重大挫折。此前，量產時間表一再推遲，目前已從2024 年底推遲到2026 年。

泰勒工廠最初被設想為4nm 以下先進製程的量產中心，其戰略位置靠近主要科技公司，可確保美國客戶。然而，儘管製程開發速度很快，但三星在2nm 產量方面仍面臨挑戰，導致其性能較低，量產能力也不足，與主要競爭對手台積電相比。

目前三星的晶圓代工良率低於50%，尤其是3nm 以下工藝，而台積電的先進工藝良率約為60-70%。這一良率差距使兩家公司的市佔率差距擴大到50.8 個百分點，台積電在第二季佔據全球晶圓代工市場的62.3%，而三星僅佔11.5%。

一位業內人士評論說，「三星的GAA良率約為10-20％，這對於訂單和量產來說都不夠。」如此低的良率迫使三星重新考慮其策略，並從泰勒工廠撤出人員，只留下最少的員工。

三星電子先前已簽署初步協議，將獲得美國《晶片法案》高達9 兆韓元的補貼。但法案要求工廠必須投產才能獲得補貼，目前協議遭遇挫折，面臨風險。

李在鎔董事長曾親自拜訪ASML、蔡司等主要設備供應商，試圖尋找製程和良率提升的突破口，但並未取得重大成果，人員調動至泰勒廠的時間也尚不明朗。

專家建議三星需要從根本加強競爭力。一位半導體教授指出：「三星內部官僚主義盛行、決策緩慢、薪資低是晶圓代工競爭力下降的主要原因。與20-30年前相比，投資時機的延遲也顯示管理階層沒有充分認識到當前的現實，需要對管理系統進行根本性的改革。

三星先進代工業務的現狀凸顯了該公司在縮小與台積電的差距方面所面臨的挑戰。隨著全球半導體市場的不斷發展，三星解決這些問題的能力對於其未來的競爭力和市場地位至關重要。

三星新2 奈米將使晶片尺寸縮小17%

三星電子公司晶圓代工業務先前表示，一種被稱為內部供電網路（BSPDN）的新型下一代晶片製造技術使2奈米晶片的尺寸比傳統的外部供電技術縮小了17%。總裁兼晶圓代工PDK開發團隊李成宰表示，

三星分區2027年開始申請BSPDN用於2個奈米製程的量產，與採用接取接取網路的晶片相比，BSPDN的效能和能源效率分別提高了8%和15

他在西門子EDA 論壇2024 的主題演講中介紹了BSPDN 的技術優勢。這是三星晶圓代工業務首次在公開場合詳細介紹其BSPDN 技術概述。 BSPDN被

稱為下一代晶片代工技術。此舉將把電源軌安置在半導體晶圓的背面，以消除電源與訊號線之間的阻礙，從而實現更小的晶片尺寸。

代工晶片製造商正準備採用先進的晶片製造製程。英特爾計劃在今年內採用英特爾20A製程（即2個奈米節點）生產採用BSPDN的晶片。將其BSPDN技術稱為PowerVia。台積電擁有全球62%的代工市場，該公司表示計劃在2026年底左右將BSPDN引入其1.6奈米及以下製程節點。

李也分享了三星於2022年首次公佈採用的下一代電感（GAA）技術所製造晶片的路線圖和性能。該公司計劃在今年下半年量產基於第二代GAA技術（SF3）的3納米。與第一代GAA製程生產的晶片相比，SF3分別將晶片性能和功耗效率提高了30%和50%，同時將晶片尺寸提高了縮小了35%。