隨著人工智慧產業需求的快速發展，供應鏈對創新的需求比以往任何時候都更加迫切，這也是台積電等公司追求將新技術融入現有產品的原因。 Ctee現在報導稱，這家台灣巨頭計劃開發一種新的”CoW-SoW “高級封裝技術，據說這種技術可以將內存和邏輯晶片堆疊在一個接口上，從而提供更快的性能，並提高板載晶片間橋接的精度。

CoWoS-L封裝技術使用LSI（本地矽互連）橋接RDL（矽中介層）連接晶粒，傳輸速度可達10/TBs左右；不過封裝步驟由於橋接放置精度要求極高，稍有缺陷都可能導致價值4萬美元的晶片報廢，進而影響良率及獲利。

相關人士透露，由於GPU晶粒、LSI橋接、RDL中介層和主基板之間的熱膨脹係數（CTE）相異，導致晶片翹曲、系統故障。為提升良率，輝達重新設計GPU晶片頂部金屬層與凸點。不只是AI晶片RTO（重新流片）修改設計，根據供應鏈透露，準備發布之50系列的顯示卡也需要RTO，上市時間較原本遞延。

晶片設計問題將不只是英偉達所獨有。供應鏈透露，這類問題只會越來越多，不過為了消除瑕疵或為提高良率而變更晶片設計於業界相當常見。 AMD CEO蘇姿豐曾透露，隨著晶片尺寸不斷擴大，製造複雜度將不可避免地增加。次世代晶片需要在效能和功耗方面取得突破，才能滿足AI資料中心對算力的巨大需求。

以開發全球最大AI晶片的Cerebras指出，多晶片組合技術難度將呈現指數級成長，強調“一整片晶圓就是一個處理器”，Cerebras的Wafer-Scale Engine（WSE）系列即採用AI領域知名的「晶圓級處理器」。依照台積電一直在發展晶圓級系統整合技術InFO-SoW（System-on-Wafer），Dojo超級電腦訓練區塊（Training Tile）就是基於台積電InFO-SoW並已量產的首款解決方案。

應對大晶片趨勢、及AI負載需要更多HBM，台積電計畫結合InFO-SoW和SoIC為CoW-SoW，將記憶體或邏輯晶片堆疊於晶圓上，並預計在2027年量產。可預見的未來，將會看到更多整片晶圓上迭迭樂的巨無霸AI晶片出現。