JEDEC 固態技術協會今天宣布發布JESD79-5C DDR5 SDRAM 標準。 JEDEC DDR5 SDRAM 標準的這項重要更新包括多項功能，旨在提高可靠性和安全性，並增強從高效能伺服器到人工智慧和機器學習等新興技術等廣泛應用中的效能。 JESD79-5C 規範文本現可從JEDEC 網站下載。

JESD79-5C 引入了一種創新的解決方案來改善DRAM 資料完整性，即每行啟動計數(PRAC)。 PRAC 在字行粒度上精確計算DRAM 的啟動次數。當支援PRAC 的DRAM 偵測到啟動次數過多時，系統會發出警報，暫停流量並指定時間採取緩解措施。這些相互關聯的行動鞏固了PRAC 的能力，使其能夠透過DRAM 與系統之間的密切協調，提供一種基本準確、可預測的方法來應對資料完整性挑戰。

JESD79-5C DDR5 提供的其他功能包括：

• 將定時參數定義從6800 Mbps 擴展到8800 Mbps
• 將DRAM 核心定時和Tx/Rx AC 定時擴展到8800 Mbps，而先前的版本僅支援高達6400 的定時參數和高達7200 DRAM 核心定時的部分片段
• 引入自刷新退出時鐘同步，以優化I/O 訓練
• 納入DDP（雙晶片封裝）時序
• 棄用PASR（部分陣列自刷新），以解決安全性問題

JEDEC 董事會主席Mian Quddus 說：”我很高興強調JEDEC 的JC-42 固態記憶體委員會為推進DDR5 標準所做的共同努力。JESD79-5C中突破性的新功能旨在支持業界在廣泛應用中對安全性、可靠性和性能不斷發展的需求。

“JC-42 委員會很高興推出PRAC，這是一個有助於確保DRAM 資料完整性的全面解決方案，是DDR5 更新的一個組成部分。”JC-42 委員會主席Christopher Cox 指出：”我們正在努力將這一功能納入JEDEC 的其他DRAM 產品系列。