先前有說法稱，AMD Zen5架構的單核心理論性能相比Zen4可提升超過40％，相當不可思議，而根據MLID的最新說法，其中的秘密應該來自AVX-512指令集。 AVX-512指令集原本是Intel的獨門秘籍，AMD Zen4架構開始支持，包括消費級的銳龍、資料中心級的霄龍，而尷尬的是，Intel因為使用大小核架構設計，下一代的Arrow Lake 、Lunar Lake很大機率不再支援AVX-512(也沒有超線程)，反而成了AMD獨享。

Zen4架構的AVX-512指令集是透過兩個256位元FPU浮點單元來組合執行的，可以更靈活一些，功耗也更低，但效能達不到極致。

Zen5架構將會引進512位元FPU單元，可直接執行AVX-512，效能更強，也可高效執行VNNI等指令，更有利於提升AI表現。

為此，Zen5架構也會在其他方面升級配合，方便餵給FPU單元足夠的資料和指令。

例如增加一級快取DTLB，一級資料快取容量從32KB增加到48KB，例如載入儲存佇列加寬，例如FPU MADD延遲縮短一個時脈週期，等等。

此外，Zen5架構的整數執行管線也會從8條增加到10條。

不過，二級快取容量維持不變，每核心還是1MB。