隨著晶片製造製程的不斷進步，單一晶片的電晶體數量持續增長，從數萬級到今天的數百億級。長期以來，提高電晶體密度一直是實現更大規模積體電路的主要途徑，我們的關注點也一直聚焦在晶片製程的升級上。但隨著製程接近物理極限，這種路徑已經難以為繼，多晶片封裝技術的出現了，給了我們另一種提升電晶體數量和電路規模的途徑。

就像台積電最近在IEDM展示的晶片技術線圖那樣，在這張線路圖上有3D Hetero Integration和Monolithic Integration兩種不同的晶片整合方式:

1、3D Hetero Integration，即異質3D整合技術。它是透過垂直堆疊和互連多個不同功能的裸晶片(Chiplet)，實現晶片堆疊的一種封裝與互連技術。其優點是可混合匹配不同製程節點的晶片，以實現更高效能密度。

2、Monolithic Integration，即單體晶片一體化技術。它是在一塊矽基板上，使用統一的製造製程整合不同功能的電路元件，產出單一大規模的複雜晶片。其優點是訊號傳輸更快，晶片之間沒有互連瓶頸。

兩者都是實現大規模積體電路的重要方式。3D Hetero Integration依賴封裝技術，Monolithic Integratio則依賴製程技術，在兩者共同作用下，台積電預計在2030年前後實現整合超過1兆個電晶體的晶片解決方案，單體晶片的電晶體數量也在快速增長到2000億級，製程製程將來到1奈米！

目前最大規模的單體晶片是蘋果的M3 Max，這顆晶片中的電晶體數量達到920億個，採用最先進的台積電3nm製程製造。而在上一個製程節點上（台積電4nm），最大的單體晶片是NVIDIA的H100 GPU，其核心整合有800億個電晶體，晶片面積為814平方毫米。

至於多晶片整合方案，多見於AMD和英特爾的資料中心加速卡上，例如AMD今年推出的Instinct MI300X AI加速卡，借助台積電SoIC 3D片間堆疊和CoWoS先進封裝技術，其內部集成了12個5/ 6nm製程的小晶片（HMB和I/O為6nm），電晶體數量達到驚人的1530億個。而英特爾的Ponte Vecchio整合了47個FPGA和HPC加速器晶片，整套晶片包含了驚人的1000 億個電晶體。

↑Intel Ponte Vecchio

在面向一般用戶的產品中，AMD比Intel更早採用了多晶片封裝技術。早在2017年發表的EPYC伺服器處理器中，AMD就使用了多晶片模組(MCM)方案，在同一個處理器封裝內整合了多個晶片等級的元件。在2019年，此技術應用於Ryzen系列消費級處理器中，採用Zen2架構的AMD Ryzen 3000系列，首次使用晶片分離設計，其核心部分使用成本較高的台積電7nm，IO部分使用12nm，最後將核心和IO兩個部分整合在同一塊基板上。

↑AMD Ryzen 8000

隨後，AMD持續優化了Chiplet架構，使AMD在效能和性價比上都佔據明顯優勢，並獲得了巨大商業成功。

相較之下，Intel直到2024年底發布的酷睿Ultra處理器中，才在消費級產品上使用了多晶片整合封裝技術，雖然比AMD的Ryzen系列稍晚，但這標誌著x86晶片製造商全面進入多晶片時代。

↑英特爾酷睿Ultra

酷睿Ultra具有Compute Tile、Graphics Tile、SoC Tile和I/O Tile四個小晶片，透過英特爾Foveros 3D封裝技術連接在一起，在核心架構上實現了異質整合。

根據Intel介紹，Foveros 3D封裝技術的核心是透過微觸點（Microbump）在邏輯晶片基板上垂直堆疊多個裸露晶片，並以TSV（通孔）實現晶片間的訊號垂直互連。這種垂直3D封裝方式可以實現異構晶片的混合封裝和匹配，其空間效率和性能密度都很高，大大提升了晶片設計的靈活性。

毫無疑問，多晶片整合封裝技術已成為現在乃至未來五年晶片發展的重要技術，同時也讓我們對過去封裝技術的演進產生了興趣。

晶片封裝的發展歷史和代表產品：

1. DIP封裝：雙列直插封裝，1970-1980年代流行，典型產品為8086 CPU。

2. PGA封裝：帶有連接孔的封裝形式，因Intel 80486而流行。

3. PQFP封裝：塑膠四方扁平封裝，應用於1990-2000年代的微處理器。

4. BGA封裝：球柵陣列，以Pentium為典型產品，90年代中後期流行。

5. Flip Chip CSP: 翻轉晶片晶片級封裝，應用於Intel Core和AMD Athlon系列CPU。

6. MCM封裝：多晶片模組封裝，EPYC伺服器處理器。

7. Chiplet封裝：面向現代處理器和AI加速器，如Zen 4和Intel Ponte Vecchio採用。

隨著晶片的小型化和功能的增加，封裝技術也在不斷發展，以滿足電氣性能和成本的需求。這些多元的封裝互連技術也必將持續演進與創新，推動產業實現更高效能與複雜度的異質融合晶片，以滿足AI、高效能運算等應用的持續需求。過程與封裝的協同發展，也將開啟電子資訊產業新的成長空間。