在2023 年IEEE 國際電子元件會議（IEDM）上，英特爾研究人員展示了三維堆疊CMOS（互補金屬氧化物半導體）電晶體與背面電源和直接背面接觸相結合的先進技術。該公司還報告了最近研發突破的背面功率傳輸（如背面觸點）的擴展路徑，並首次在同一300毫米（mm）晶圓（而非封裝）上成功演示了矽晶體管與氮化鎵（GaN ）晶體管的大規模三維單晶片整合。

“隨著我們進入埃米時代，並在四年內走過五個工藝節點，持續創新比以往任何時候都更加重要。在IEDM 2023上，英特爾展示了其在研究方面取得的進展，這些進展推動了摩爾定律的發展，凸顯了我們有能力為下一代行動運算帶來領先的技術，從而實現進一步擴展和高效的功率交付。”

英特爾資深副總裁暨元件研究部總經理桑傑-納塔拉詹（Sanjay Natarajan）

為何重要？電晶體擴展和背面功率是幫助滿足對更強大運算能力的指數級增長需求的關鍵。年復一年，英特爾滿足了這項運算需求，顯示其創新將繼續推動半導體產業的發展，並繼續成為摩爾定律的基石。英特爾的元件研究小組透過堆疊晶體管不斷突破工程極限，將背面功率提升到新的水平，從而實現更多的晶體管擴展和更高的性能，並證明不同材料製成的晶體管可以整合在同一晶圓上。

左圖顯示的是電源線和訊號線在晶圓頂部混合在一起的設計。右圖顯示的是新的PowerVia 技術，這是英特爾在業界首次採用的獨特的背面電源傳輸網路。PowerVia 是在2021 年7 月26 日舉行的”英特爾加速”活動上推出的。在這次活動中，英特爾展示了公司未來的工藝和封裝技術路線圖。(圖片來源：英特爾公司）

最近公佈的製程技術路線圖強調了該公司在持續擴展方面的創新，包括PowerVia背面電源、用於高級封裝的玻璃基板和Foveros Direct，這些技術都源於元件研究部門，預計將在本十年內投入生產。

在IEDM 2023 上，英特爾元件研究部展示了其致力於創新的決心，即在矽片上安裝更多晶體管，同時實現更高的性能。研究人員已經確定了透過有效堆疊電晶體繼續擴大規模所需的關鍵研發領域。結合背面電源和背面觸點，這些將是晶體管架構技術的重大進步。在改進背面電源傳輸和採用新型二維通道材料的同時，英特爾正致力於在2030 年將摩爾定律擴展到一兆個電晶體封裝。

英特爾在IEDM 2023 上展示的最新電晶體研究成果能夠以低至60 奈米的閘極間距垂直堆疊互補場效電晶體(CFET)。透過堆疊晶體管，可實現面積效率和性能優勢。它也與背面電源和直接背面接觸相結合。它彰顯了英特爾在全閘極電晶體領域的領先地位，展現了公司超越RibbonFET 的創新能力，使其在競爭中處於領先地位。

英特爾在四年內走過了五個製程節點，並確定了所需的關鍵研發領域，以繼續擴展具有背面功率傳輸功能的電晶體：英特爾的PowerVia將於2024年完成製造，這將是首次實現背面功率傳輸。在IEDM 2023 上，元件研究部確定了在PowerVia 之後擴展和擴大背面功率傳輸的途徑，以及實現這些途徑所需的關鍵製程進步。此外，這項工作還強調了背面觸點和其他新型垂直互連的使用，以實現面積效率高的裝置堆疊。