潮流如暗流，迅猛而至，行業龍頭也被沖擊的手忙腳亂。當半導體加工的製程微縮遊戲走到盡頭，先進封裝，逐漸成為芯片行業的勝負手。年初，任誰也料想不到，今年的半導體產業會如此的冰火兩重天。在今年整個芯片行業由於去庫存滿目哀鴻遍野之際，英偉達的AI芯片卻一顆難求，國內互聯網大佬們親自飛往英偉達總部加州，只為多求幾顆A800和H800。

01

潮流如暗流：黃教主上陣催單，台積電慌忙擴產

這倒並不是黃教主奇貨可居，奈何是因為整個AI芯片行業都受困於台積電產能不夠。

5月27日，黃教主明面上是到台灣大學發表畢業典禮演講，創業大佬給後生的心靈雞湯固然好喝，但實際上，敦促台積電擴產才是老黃此行的核心目的之一。據了解，台積電已經在協調提升產能，預估2024年底將衝刺20萬片的產能，台積電股東會上CEO魏哲家表示，將會在龍潭廠加大力度擴充CoWoS產能，竹南AP6廠也將加入支援。

圖：黃仁勳出席台大畢業典禮發表演講

不是說芯片代工產能過剩嗎，怎麼還需要老黃親自跑到台積電督戰？與一般的認知不同，這次吃緊的不是台積電7nm、5nm這些先進製程的晶圓代工，而是那些以前不被人重視的先進封裝，成為了整個產業鏈的最短板。

在半導體的行業分工中，封裝一直都是鄙視鏈最底部的存在，低附加值高資本開支，芯片企業盡量都是繞道走。

而這次AI芯片的缺貨潮使得先進封裝技術代表之一的CoWoS，第一次走到了聚光燈下，以前這一冷門的名詞，變得家喻戶曉；業內甚至誇張到可以直接通過跟踪先進封裝CoWoS的產能，來預判英偉達的下個季度的業績，然後在英偉達的財報季瘋狂買入看漲期權。

如果自上而下做邏輯推演，那就是：產業巨頭爭相進行AI的軍備競賽—>AI軍備競賽需要大量AI芯片—>AI芯片需要台積電代工—>台積電代工被先進封裝CoWoS產能製約。

毫不誇張的說，先進封裝一夜烏雞變鳳凰，成為製約TMT行業發展的最大瓶頸。

哪怕作為半導體製造無可撼動的大哥，台積電雖然仍在引領先進封裝，但顯然對這一潮流的迅猛之勢準備不足，在客戶的催促下，也只能緊急催單設備商去被動的增加CoWoS產能。

這也是第一次，大家不得不正視封裝這個行業。

圖：半導體產業鏈；中泰證券

02

當傳統思路走到盡頭

提高芯片性能最直接的方式盡可能多的增加晶體管的數量，這跟提升電動車續航靠堆更多的電池包別無二致。所以對於半導體行業的發展而言，先進芯片研發的傳統思路，從來都是“在晶體管上做文章”，簡單來說就是在製程微縮的同時擴大芯片面積。

其中，製程微縮的目的是為了在單位面積上放更多的晶體管，也就是我們常聽到的14nm、7nm、5nm、3nm，這樣可以把晶體管越做越小，自然單位面積能堆的晶體管就變多了；另外的方式是擴大面積，就是在給定製程的前提下，盡量把芯片做得更大。

可以說過去數十年，我們使用的電腦和手機的邏輯芯片，都是靠這種方法在續命。而這種方法發展到今日，已經無可避免的直接撞上兩大限制。

限制一，製程微縮的邊際收益越來越小。

其實從28nm之後，芯片設計中追求更先進的製程的性價比就越來越低了。根據芯原股份的招股書披露的數據，芯片的單位面積成本在14/16nm 後迅速增加，摩爾定律不斷放緩。隨著製程從28nm 製程演變到5nm，單次的研發投入也從5000萬美元劇增至5億美元以上。

先進製程成了燒錢競賽，所以最先進的芯片，只剩下蘋果、英偉達、三星、AMD、英特爾、聯發科、特斯拉、華為等少數幾家企業在做；年初OPPO無奈解散旗下的哲庫團隊，便是研發先進芯片高門檻的最好體現。

正是由於先進的投入產出比並不一定合適，所以很多芯片停留在28nm之後，便不再一味追求先進製程。

圖：不同工藝節點處於各應用時期的芯片設計成本（單位：百萬美元）；來源：芯原股份招股說明書

限制二，大尺寸芯片的良率越來越低。

除了追求先進製程將晶體管密度提升外，另外一個方法就是把芯片做大，所謂大力出奇蹟。然而這一樸素的方法也基本走到了盡頭。

仍然以英偉達的AI芯片為例。由於相較於傳統芯片，AI芯片為了實現極限性能將面積做的更大，英偉達的AI裸芯片尺寸通常超過800mm2，是普通手機主控芯片的數倍大；芯片太大帶來的直接問題就是生產的良率迅速降低。

業內有一個判別工藝製造良率的Bose-Einstein 模型：良率=1/(1+芯片面積*缺陷密度)n。從這個公式不難看出，單芯片的面積越大，良率就會越低。

有人自然會說了，良率低無所謂，多做幾個不就行了？這顯然是對工業化生產了解不夠，英偉達AI芯片現在單顆出售價在1萬美元以上，良率低帶來的損失誰都承受不起。

根據模型估算，150mm²的中大型芯片的良率約為80%，而700mm²以上的超大芯片，良率會暴跌至30%。而且根據業內人士透露，由於光刻掩膜版的尺寸限制，其實單個芯片的面積一般不超過800mm2，所以英偉達的AI芯片其實已經逼近面積上限。

當推動先進芯片進步的方法，都開始遭受前所未有的挑戰，行業勢必要尋找新的續命手段。

03

撞見未來，揭開先進封裝的神秘面紗

雖然封裝行業不如芯片設計和晶圓代工那麼引人注目，但得益於芯片種類的大發展，全球芯片封裝行業的規模也比較可觀，在2022年的市場規模超過了800億美元，是一個很難被忽視的行業，只不過一直被貼上週期的標籤。

回歸到產業，半導體封裝是半導體製造工藝的後道工序，本身是為了更好的讓芯片和其他電子元器件實現電氣連接；曾有業內人士做過一個形象的比喻，芯片就相當於大腦皮層，而封裝就像大腦的顱骨；所以在半導體的歷史長河中，封裝都是配角的存在，市場關注度並不高。只是先進封裝讓封裝行業第一次走到了台前。

另外一個層面，封裝行業的技術發展也並不慢，不是所謂的“純週期”行業。

過去70年，封裝行業至少經歷了四次大的技術變革。尤其是從2010s開始，行業逐漸進入到先進封裝的新發展階段（2010年，蔣尚義先生提出通過半導體公司連接多顆芯片的方法，區別於傳統封裝，定義為先進封裝）。自此之後，新的概念也開始層出不窮，比如有FC、SiP、2.5D封裝、3D封裝、FO、RDL、TSV等等。

當然，這也使得2023年學習先進封裝的研究者，一下子撲面而來眾多陌生的詞彙，著實有些招架不住。

圖：封裝技術發展歷史

先進封裝的理解其實並不復雜。順著之前講的思路，既然單純的擴大單一芯片面積和縮小製程變得愈發不可行了，那能不能把原本應該超大的單一芯片，拆成不同的功能模塊，然後都在某種製程下做成性能優異的小芯片，最後再把這些小芯片拼在一起組成一顆“大芯片”，實現“三個臭皮匠頂個諸葛亮”的效果。

這就是先進封裝最底層的原理，用化整為零的方法大幅降低難度。如果都用相同的材料做不同的芯片，然後再將各個芯片封裝到一起，這種在業內就被稱為異構集成；如果甚至有些芯片，都是用不同的材料製造，然後封裝到一起，這種在業內被稱為異質集成。

為了實現以上想法，產業靠開發新的工藝，將這種設想變成現實,比如實現矽片之間連接的TSV技術（Through Silicon Via，矽通孔技術）、RDL（重佈線技術）。

以3D 封裝為例，對於上下堆疊是同一種芯片，通常TSV就可以直接完成電氣互聯功能了，而堆疊上下如果是不同類型芯片，則需要通過RDL重佈線層將上下層芯片的IO進行對準，從而完成電氣互聯。

仍然回到英偉達的AI芯片，作為先進封裝的代表方案，CoWoS雖然是10年前台積電聯合賽靈思開發的，但是最終在英偉達的AI芯片上被發揚光大。

NVDIA當前主力產品A和H系列，都是採用了台積電CoWoS 2.5D封裝，以A100為例，其中的主芯片A100為單芯片架構採用7nm製程，然後配備了海力士的HBM，而這兩個最重要的芯片之間，正是通過CoWoS的方式實現高速互聯。

圖：台積電給英偉達提供的CoWoS封裝方案。

所以說，以前產業還對先進封裝將信將疑（封裝廠並未大量投資，而晶圓廠台積電卻異軍突起），而英偉達熱賣的AI芯片，正式宣告先進封裝正在成為半導體的勝負手。

產業龍頭玩家也意識到，先進封裝在摩爾定律逼近物理極限的當下，將發揮越來越重要的作用，因此緊急地在先進封裝上追趕。

比如牙膏廠英特爾，重點佈局的有兩種先進封裝方案：

1）2.5D封裝EMIB，主打低成本；2）Foveros3D face-to-face芯片堆疊封裝工藝，主打高性能。

據報導，英特爾今年計劃推出的14代CPU Meteor Lake，將首次引入Tile這種類Chiplet設計，集成CPU、GPU、IO和SoC四個獨立模塊，並採用Foveros封裝技術。

三星目前先進封裝的方案有四種，包括I-Cube、X-Cube、R-Cube、H-Cube。技術原理上大同小異，也就不展開細聊了。

拋開技術細節不談，其實不同廠商的先進封裝都與台積電類似，只不過為了區分和避免專利糾紛，做了一定程度的規避。名字不同沒啥本質區別，更為關鍵的是，巨頭們在開始認識到先進封裝的重要性後，選擇了打不過就加入。

根據民生證券的總結，我們可以看到，以後靠先進封裝的產品，將滲透到服務器、手機、AI、可穿戴還有圖形顯示中去，基本涉及到生活的方方面面，重要性與日俱增。

圖：全球先進封裝代表性解決方案；資料來源：民生證券。

04

多一重意義，對國內產業鏈意味著什麼？

大家自然要問，對於這麼重要的一個趨勢，我們國內做得又怎麼樣？

首先要釐清一個潛在的思維誤區，雖然國內的半導體行業發展是滯後的，但是封裝產業鏈由於技術壁壘相對低、發展相對早，因此全球競爭力還是可圈可點的。

根據數據統計，在全球前十大封裝公司中，中國大陸占到了3家，中國台灣佔5家，美國為1家。其中，長電科技、通富微電和華天科技，被稱為國內封測3巨頭，均位列全球前十。而且這3家封裝廠，業務佈局非常全球化，海外收入佔比均超過50%，以其中通富微電為例，AMD的大部分封裝都由通富微電來完成。所以說國產的封裝廠具備全球化的競爭力，也毫不為過。

圖：全球主要封測廠排名；資料來源：國金證券。

不得不說，雖然封裝我們並未掉隊，但是先進封裝確實慢人一步。

還是拿數據來說話，在整個先進封裝領域，日月光的份額達到26%，其次是台積電和安靠，而國產排名最高的長電科技市場份額只有8%；如果是進一步上升到最尖端的先進封裝，那國產的存在感就更弱了，可以作為佐證的是，英偉達所需的CoWoS，中國大陸產業鏈存在感等於0。

隨著這波先進封裝的全球浪潮，國內的封裝廠也開始及時轉向。根據產業調研信息：

● 長電科技在TSV-less、RDL 等技術方面有所佈局，已經推出XDFOI技術方案，並實現國際客戶4nm節點Chiplet產品的量產出貨。

● 通富微電推出融合了2.5D、3D、MCM-Chiplet 等技術的先進封裝平台——VISionS，目前已經具備7nm Chiplet規模量產能力，並持續與AMD等龍頭廠商加強合作，估計在AMD即將量產的MI300中扮演重要的角色；

● 華天科技推出由TSV、eSiFo、3D SiP構成的最新先進封裝技術平台——3D Matrix。

拋開這些封裝廠，那先進封裝對國內半導體產業鏈，又有著什麼樣的意義？

先進封裝其實不僅是發展AI等芯片的必需工藝，更為國內實現突破卡脖子的重要“彎道”。這是因為，先進封裝是實現chiplet技術的基石性工藝。

很多人將chiplet與先進封裝混淆，從定義上來說，chiplet，就是將大型單片芯片劃分為多個相同或者不同的小芯片，這些小芯片可以使用相同或者不同的工藝節點製造，再通過跨芯片互聯和封裝技術進行封裝級別集成，降低成本的同時獲得更高的集成度。

所以chiplet只是一種設計理念，而實現這種設計理念最重要的依賴工藝之一就是先進封裝。只不過這種理念，對於國產芯片的發展，意義更為重大。

在海外的封鎖下，如果僅靠國內產業鏈，我們芯片製程目前能夠做到的理論極限是7nm左右，這跟海外的3nm仍有二代以上的代差。進一步彌補代差就需要通過多顆小芯片的堆疊，這是可能能夠做出更高性能的產品的。

簡單來說，就是我們可以通過chiplet來實現封鎖突破，甚至是換道超車。

於行業發展規律而言，先進封裝正在日益成為半導體競爭的勝負手，與先進製程一起成為先進芯片的必備工藝；於國產鏈而言，先進封裝是實現彎道超車的必由之路。疊加起來，國內發展先進封裝實則是更為緊迫的，當革命有了新的方向，同志們則更需努力。