隨著2014 年FinFET 晶體管的推出，芯片設計成本開始飆升，近年來隨著7 納米和5 納米級工藝技術的發展，芯片設計成本尤其高。國際商業戰略(IBS) 最近發布了有關2nm 級芯片設計的預估，根據The Transcript 發布的幻燈片顯示，相當大的2nm 芯片的開發總計將達到7.25 億美元。

軟件開發和驗證佔芯片設計開發成本的最大份額——軟件約為3.14 億美元，驗證約為1.54 億美元。

雖然芯片設計成本不斷增加，而且我們很難否認這一事實，但IBS 的估計存在一個重大問題。它們反映了一家沒有任何IP並且必須從頭開始開發所有東西的公司從頭開始開發相當大的芯片的成本。

雖然有些初創公司設法開發大型設計（例如Graphcore），但大多數公司開發的東西要小得多。此外，初創公司傾向於盡可能地獲得許可，因此必須僅設計和驗證其差異化IP，然後驗證整個設計。這些公司不會僅僅因為沒有這樣的資源而在芯片（甚至平台）上花費7.24 億美元。

擁有極其複雜芯片資源的大公司已經擁有大量可用的IP 和代碼行，因此他們不必在單個芯片上花費7.24 億美元。然而，他們往往花費數億甚至數十億美元來開發平台。例如，當NVIDIA 開發其新產品系列（例如，用於遊戲的Ada Lovelace 和用於計算GPU 的Hopper）時，它在微架構上花費了大量資金，然後在芯片的實際物理實現上花費了大量資金。

估計的另一個方面是，他們假設傳統的芯片設計方法不使用支持人工智能的電子設計自動化工具和其他軟件，從而顯著減少開發時間和成本。然而，這些估計強調了Ansys、Cadence 、Synopsys 和西門子EDA的人工智能工具的重要性，並意味著在不久的將來，如果不使用人工智能軟件，幾乎不可能構建領先的芯片。

2nm晶圓的價格，提高至25000 美元

與目前採用N3（3 納米級）製造技術處理的300 毫米晶圓的報價相比，台積電準備在2025 年將其N2（2 納米級）生產節點上處理的每300 毫米晶圓的報價提高近25 %.根據The Information Network 在SeekingAlpha上發布的估計，其當前的旗艦節點。

The Information估計，目前台積電每片N3 晶圓的平均售價為19,865 美元，較2020 年每片N5 晶圓13,495 美元的平均售價大幅上漲，當時N5 是該公司的領先節點。分析師預測，與N3 相比，台積電的N2 將帶來性能、功耗和晶體管密度的改進，但需要額外的資金。The Information認為，這家半導體合約製造商在2025 年下半年開始量產時，每片N2 晶圓的收費將達到24,570 美元，與N3 相比上漲近25%。

隨著芯片變得越來越複雜，封裝了更多的晶體管，並且需要更高的性能效率，它們必須使用最新的工藝技術來製造。但先進的生產只能在耗資數百億美元的工廠中使用最先進的設備來實現，這就是為什麼現代製造工藝極其昂貴，並且在未來幾年將變得更加昂貴。

台積電的基礎N3 節點支持多達25 個EUV 層（根據SemiAnalysis 的數據），雖然任何芯片不太可能需要這麼多EUV 層，但這個數字可以看出這項技術有多麼複雜。根據應用材料公司的估計，每個晶圓廠執行一次EUV 光刻蝕刻步驟的成本為70 美元，每個晶圓廠每月每啟動100,000 顆晶圓會增加約3.5 億美元的資本成本。因此，生產節點支持的EUV 步驟越多，其使用成本就越高。

N2 將會更加複雜，雖然台積電尚未透露是否打算在該節點上使用EUV 雙圖案化，但這無疑是它可以選擇的選項之一。無論如何，N2 的使用成本可能比N3 更高，因此，台積電2 納米生產的收費很可能高於3 納米生產的費用。

但在芯片生產成本越來越高的同時，芯片設計成本也越來越高。如開頭所說，根據國際商業戰略(IBS)的估計，相當複雜的7nm 芯片的開發成本約為3 億美元，其中約40% 分配給軟件。相比之下，估計先進5 納米處理器的設計成本超過5.4 億美元，其中包括軟件費用。展望未來，預計在3nm工藝節點開發複雜的GPU將需要約15億美元的投資，其中軟件約佔成本的40%。這些不斷上升的設計和生產成本將不可避免地影響未來領先的CPU、GPU、SoC 以及PC、服務器和智能手機的價格。

在處理所謂的台積電報價估計時必須記住的一件事是，它們反映了趨勢，但可能無法準確反映實際數字。台積電的價格在很大程度上取決於多種因素，包括產量、實際客戶和實際芯片設計等等。因此，對這些數字持保留態度。