隨著半導體工藝深入到5nm以下，製造難度與成本與日俱增，摩爾定律的物理極限大約在1nm左右，再往下就要面臨嚴重的量子隧穿難題，導致晶體管失效。當然，各大廠商的先進工藝在實際尺寸上都是有水分的，所以紙面意義上的1nm工藝還是會有的，台積電去年就組建團隊研發1.4nm工藝，日前CEO劉德音又表示已經在探索比1.4nm更先進的工藝了。

1.4nm再往下就是1nm工藝了，這也是半導體行業都在追求的工藝，去年IMEC歐洲微電子中心公佈的路線圖顯示，2nm工藝之後是14A，也就是1.4nm工藝，預計2026年問世，再往後就是A10工藝，也就是1nm，2028年問世。

當然，實際能量產的時間可能回比2028年晚一些，畢竟新技術不跳票是不可能的。

與此同時，在2nm節點之後的新工藝研發生產中，EUV光刻機也要大升級一次，ASML預計會在2026年推出High NA技術的下一代EUV光刻機EXE:5000系列，將NA指標從當前的0.33提升到0.55，進一步提升光刻分辨率。

但是下一代EUV光刻機的代價也很高，售價會從目前1.5億美元提升到4億美元以上，最終價格可能還要漲，30億一台設備很考驗廠商的成本控制。