2023年6月，蘋果Apple Silicon最後一塊拼圖歸位：新款Mac Pro換上M2 Ultra，英特爾徹底從蘋果的Mac產品線消失。承擔這一歷史轉折點的M2 Ultra，成為半導體產業關注的焦點：這顆蘋果有史以來面積最大的SoC，由兩顆M2 Max芯片“縫合”而成，晶體管數量直接翻倍，達到了1340億顆——作為對比，英偉達的RTX4090擁有763億個晶體管，H100為800億。

這塊芯片背後，是一個名為UltraFusion的“縫合技術”。

當摩爾定律失效成為業內共識，製程提升的成本指數級飆升，提高製程已不再是高性能芯片增加晶體管數量的最佳選擇。將兩塊芯片合二為一雖然聽起來簡單粗暴，但在蘋果之前，失敗的嘗試不在少數。

此前，幾乎所有的“縫合”方案，都無法解決芯片在連接過程中產生的損耗，使得性能往往“1+1<2”。而M2 Ultra卻突破了這一天塹，實現了真正的1+1=2。

UltraFusion背後的功臣並不難猜，正是當前先進封裝產能供不應求的台積電。

當業內還在熱議英特爾修改命名縮短與台積電的差距，又或是台積電和三星誰將率先突破2nm時，台積電卻早已憑藉先進封裝，走在競爭對手的前面，為燈枯油盡的摩爾定律續命。

為了實現這個1+1=2，台積電走了20年。

停滯20年的間距

2005年，伴隨芯片製程邁入65nm大關，台積電在全球芯片代工市場中拿下了50%的份額，身後的競爭者似乎只剩下了苦苦追趕的三星，感覺大勢已定的張忠謀宣布卸任CEO，退居二線，但時任台積電技術總裁蔣尚義卻在思考一個問題：

過去十五年，芯片製程緊跟摩爾定律的路線圖，從600nm一路狂奔到了65nm。但芯片之間封裝的金屬間距（Metal Pitch）卻停留在110um，已經20年沒有進步。

何為金屬間距——一般我們拿到手的芯片（如CPU），其實是一個完整的芯片模組。嚴格意義上的芯片，是從晶圓上切割下來的裸片（Die）。

按照傳統封裝的步驟，需要將這些裸片放到基板（Sustrate）上，引出管腳/引線，再將其固定、封裝進一個外殼中，才能應用於實際的電路中。

蔣尚義思考的金屬間距，其實就是圖中引線的間距，比如CPU和內存交換數據，就是依靠這些引線。理論上來說，引線數量越多，不同芯片間的連接效率就越高，整體性能也就越好。但由於引線是金屬材質，一旦密度提升，功耗和發熱也會越高。

在這個背景下，蔣尚義構想了一個大膽的方案：與其冒險增加引線的密度，不如把兩塊芯片封裝在一個矽片上，由於物理距離更近，電信號傳輸中的延遲問題得到改善，金屬材質帶來的弊病也迎刃而解。

從“先封在拼”轉變為“先拼在封” ，前者如今被歸類為傳統封裝，後者則是近幾年大熱的概念——“先進封裝”。

但在當時，蔣尚義的構想在技術上過於大膽，而且缺乏商業上的可行性。

所謂摩爾定律，就是指每隔18-24個月，芯片上可容納晶體管數量翻一番。幾十年裡，半導體產業遵照摩爾定律快速發展，從130nm到90nm，從65nm到40nm，彷彿遊戲過關一樣順暢。

對於代工廠來說，相比芯片製程帶來的性能提升，重金投入先進封裝帶來的性能進步，實在是性價比過低。加上蔣尚義在2006年就跟隨張忠謀一起退休，先進封裝方案並沒有付諸實施。

但到了2009年，業內上下開始攻克28nm製程，工程師們才意識到了問題的嚴重性：晶體管單位製造成本不降反升，製程升級提升性能的性價比開始降低。

換句話說，摩爾定律正在失效。

20nm->14nm，晶體管單位製造成本上升；圖源：IBS”>

28nm->20nm->14nm，晶體管單位製造成本上升；圖源：IBS

同一時期，依靠移動終端市場的紅利，三星從微不足道的競爭者迅速成長為台積電最大的競爭對手。

金融危機期間，台灣地區的面板和內存產業被三星的反週期屠刀相繼斬落馬下，擊垮當時利潤大幅下滑台積電並非沒有可能。

2009年，張忠謀重新出山，並請回了已經退休的蔣尚義，希望後者帶領台積電領先於業內實現28nm製程量產，重現130nm超越IBM的輝煌，並藉此關鍵製程，搭上移動終端的末班車。

蔣尚義的回歸，使得台積電兩年後以“後閘級”技術路線成功超越三星率先量產28nm，而真正讓台積電贏在了起跑線上的，是其回歸時與“晶體管領先”一同向張忠謀提出的“先進封裝”計劃。

28nm製程，是摩爾定律死亡倒計時的開始，也是台積電先進封裝的起點。

昂貴的進步

2009年，在張忠謀的首肯下，蔣尚義帶著1億美元的設備投資金和400多人的工程師團隊，開始了先進封裝技術的研發。但業內對台積電進軍先進封裝的反應卻大多悲觀。

半導體產業分為上游設計、中游製造、下游封裝，封裝環節技術長期進步緩慢，利潤被攤薄，大多走薄利多銷路線，台積電作為代工廠天然人工成本更高，在與封裝廠的價格戰中自然不具備優勢。

另外，與同樣“半路出家”研發先進封裝的英特爾、三星相比，台積電的技術水平同樣落後。例如當時引起關注的“扇出型晶圓級封裝”，英特爾、三星分列專利數第二、三位，台積電甚至沒進前十。

台積電的首個先進封裝技術CoWoS，便是在這種氛圍下誕生的。

CoWoS由CoW和oS組合而來：CoW表示Chip on Wafer，指裸片在晶圓上被拼裝的過程，oS表示on Substrate，指在基板上被封裝的過程——這也是蔣尚義在2006年提出的構想。

與其他類似的技術相比，台積電CoWoS的突出優勢體現在連接裸片的方式：

裝載裸片的晶圓被台積電稱為矽中介層，在矽中介層中，台積電使用微凸塊（ubmps）、重新佈線（RDL）等技術，代替了傳統引線鍵合用於裸片間連接，大大提高了互聯密度以及數據傳輸帶寬。

然而，初生的CoWoS一度處境尷尬。2011年，台積電得到FPGA大廠賽靈思訂單，憑藉CoWoS以及共同開發的矽通孔（TSV）等技術，成功將4個28nm FPGA芯片拼接在一起，推出了史上最大的FPGA芯片。

但這也是整個2011年，台積電先進封裝項目組收到的唯一的訂單。

每個月50片晶圓的訂單量，相對於燒掉幾千片廢片的研發投入來說，可謂杯水車薪，這是蔣尚義和台積電都沒有想到的局面。

隨後，台積電又找到了合作多年的親密戰友英偉達——由於GPU計算時需要頻繁與內存通信，獲取和存儲數據，對延遲的容忍度更低，對帶寬需求也更高。

因此，英偉達是蔣尚義在開發CoWoS時就確定的目標客戶之一，但沒想到英偉達同樣意興闌珊。

在一次與高通高管的午餐中，蔣尚義得到了一個意料之中的答案：CoWoS太貴了。

“我只願意為這個技術花費1美分/平方毫米。”帶著這句話，蔣尚義找到余振華，得到CoWoS目前的價格在7美分/平方毫米的回答，確認了這6倍的差距便是客戶猶豫的原因。

如此大的成本差距，勢必無法短時間內通過技術消弭。台積電決定給CoWoS做“減法”，開發廉價版的CoWoS技術。製造、封裝經驗豐富的余振華，很快交出了替代方案——InFO。

CoWoS技術之所以費錢，主要是由於矽中介層，其本質就是一片矽晶圓，還要在中間佈線做連接，自然成本高昂。而InFO把矽中介層換成了其他材料，犧牲了連接密度，卻換來了成本的大幅下降。

緊接著，台積電找到了那個位於美國西海岸，可以靠一己之力改變供應商命運的超級甲方：蘋果。

蘋果把單買了

2009年，三星決策層制定了一個秘密計劃，李在鎔準備利用金融危機徹底打垮台灣地區的電子產業，先打麵板，再打內存，最後打垮台積電，讓三星完全主宰東亞電子產業。

這個計劃一度非常順利，到2014年，台灣地區的面板和內存奄奄一息，台積電同樣風雨飄搖——依靠從台積電挖來的梁孟松，三星率先量產14nm FinFET工藝，台積電的技術優勢幾乎一夜之間被抹平了。

技術落後最直接的打擊體現在大客戶訂單。有先進製程打底，三星還憑藉獨家PoP封裝技術，將內存芯片直接堆疊在SoC上方，從而大大減小了芯片面積，贏得了蘋果自研移動SoC——A系列的超級大單：

對於移動SoC來說，由於設備大小的限制，加上大部分空間還要留給電池，對芯片的要求既有性能，還需要把芯片盡可能做小。

然而，從開始自研的A4到A9，從45nm到16nm，蘋果發現，依靠製程升級縮小芯片越來越不具備性價比。三星的PoP封裝方案，成為了在不升級製程的情況下，縮小芯片面積的最優解。

但與此同時，三星手機正在全球市場攻城略地，成為了蘋果最大的競爭對手。2013年前後，蘋果一邊和三星打官司，一邊把芯片訂單向台積電傾斜。

在此背景下，縮小芯片效果和性價比都超越PoP封裝的InFO，成為了台積電“被扶正”的轉機。

2016年，搭載蘋果最新A10移動SoC的iPhone 7上市，全部由台積電代工。在CPU速度較前代iPhone 6提高兩倍多、內存容量提高一倍的情況下，機身厚度控制在了7.1毫米，是歷代iPhone中第二薄的。

最重要的是，以上所有成就，均是在沒有升級製程的情況下達成的。

有了蘋果先行先試，曾因為價格問題遲疑不定的芯片大廠們終於放心大膽地上了車，英偉達、AMD、Google，甚至競爭對手英特爾，都在自家高性能芯片上用上了CoWoS封裝。

2023年，AI芯片水漲船高，英偉達GPU對CoWoS的需求從年初預估的3萬片暴漲至4.5萬片，不得不提前加單。

然而，先進封裝像潘多拉的盒子，多米諾骨牌效應才剛剛開始。半導體產業花費了幾十年穩定下來的上下游分工模式，正在被緩慢鬆動。

中國大陸走到哪兒了？

長期以來，封裝測試環節都是芯片產業鏈的底端，因此很早就從日韓向中國大陸轉移。近十年來，封測已經成為中國大陸發展最快、目前最具優勢的環節。

而當晶圓製造環節由於眾所周知的原因，難以向14nm以下再進一步時，先進封裝的出現，也一度被視為彎道超車的秘籍。

事實上，中國大陸的頭部廠商在先進封裝的開發上也並不落後。例如全球第三、中國大陸第一的封測廠長電科技，已經開發了2.5D/3D封裝、晶圓級封裝（WLP）、堆疊封裝（PoP）等先進封裝技術，覆蓋面可追平日月光。

全球第五、中國大陸第二的通富微電，除了掌握2.5D/3D封裝等技術外，還在收購了AMD兩大封測廠後與其深度綁定，後者是目前先進封裝的最大客戶之一。

但有別於傳統封裝，先進封裝固然提高了封測環節的附加值，但同樣需要上游環節的配合。簡單來說，傳統封裝的流程是晶圓廠將製造完成的芯片交由封測廠封裝，彼此獨立。

但先進封裝需要芯片設計公司、晶圓廠和封測廠在芯片設計階段，就開始定制和研發製造工藝，聯繫更加緊密。

正是因為先進封裝的關鍵技術需要芯片設計公司推動，在芯片製造層面實現，因此代工廠先天比封測廠更有優勢，也被認為是最主要的玩家。封測廠更多承接技術難度低、靠近後道封裝的部分。比如，台積電就將CoWoS的oS外包給了日月光。

中國大陸封測廠的弱勢在於，由於工藝製程落後，代工廠本身就沒有多少先進封裝的訂單，芯片設計公司提供的訂單就更少了。

台積電的先進封裝工藝拔地而起，是因為有蘋果這個超級甲方的存在。理論上來說，海思可以扮演這個角色，但在海思因制裁而無法做先進芯片設計後，缺少了關鍵的推動者，中國大陸先進封裝一度發展困難。

這就導致先進封裝風口已現，但承擔了全球封測近20%產能的中國大陸，卻遲遲等不來指引航向的掌舵者。始於2018年制裁，對半導體產業的影響，或許比預期中的還要深遠。