台積電最近在加利福尼亞州聖克拉拉舉行了年度技術研討會，演講全面概述了它們的狀態和即將到來的路線圖（《台積電最新工藝路線圖，2nm正式亮相》），涵蓋了工藝技術和先進封裝開發的各個方面。本文將總結工藝技術更新的亮點。

魏哲家分享的一些信息

“今年是台積電成立35 週年。1987 年我們成立，當時我們一共擁有258 名員工，並發布了涵蓋3 種技術的28 種產品；十年後，我們擁有5,600 名員工，發布了涵蓋20 種技術的915 款產品；到2022 年，我們有63,000 名員工，將發布12,000 種產品，涵蓋300 項技術。”

“从 2018 年到 2022 年，12 英寸晶圆（当量）的年复合增长率超过 70%。特别是，我们看到‘big die’产品数量的显著增加。” (>500mm²)

“2021年，台積電北美業務板塊出貨量超過700萬片，產品出貨量超過5500件。有700 個新產品流片(NTO)。這部分佔台積電收入的65%。”

“我們的gigafab 擴張計劃通常包括每年增加兩個新的’階段’——2017-2019 年就是這種情況。2020 年，我們開設了六個新階段，包括我們的先進封裝工廠。2021年有7個新階段，包括台灣和海外的晶圓廠，也增加了先進封裝產能。2022年將有5個新階段，無論是在台灣還是在海外。”

• N2晶圓廠：新竹Fab20
• N3：台南Fab 18
• N7和N28：高雄Fab22
• N28：中國南京的Fab16
• N16、N28 和專業技術：日本熊本的Fab23（2024 年）
• 亞利桑那州的N5（2024 年）

“統計全球已經安裝的EUV光刻機系統中，台積電擁有了其中的55%”

“我們將在2022 年大幅擴大資本設備投資。” （下表突出顯示了上限設備計劃支出的大幅增長。）

“我們正在經歷成熟工藝節點的製造壓力。35 年來，我們從未在後續節點大規模生產後增加成熟節點的產能——但這種情況正在發生莊邊。我們正在投資以提高我們45nm 工藝的產能。” （後來，在與另一位台積電高管的問答環節中，有記者問道是否會在例如90nm 或65nm等其他成熟節點上執行產能擴張，他們給出的回應是：“不，擴張計劃目前僅針對45nm 節點。”）

“我們繼續大力投資’智能製造’，專注於精密過程控制、工俱生產力和質量。每個gigafab 每天處理1000 萬個調度訂單，並優化工俱生產力。每個gigafab 每天都會生成70B 的數據點以進行主動監控。”

在研討會上，首次在展廳分配了一個特殊的“創新區”。重點介紹了一些初創公司最近提供的產品。台積電錶示：“我們增加了支持投資，以幫助小公司採用我們的技術。有一個專門的團隊專注於初創企業。對小客戶的支持一直是重點。也許這個領域的某個地方將成為下一個英偉達。”

台積電的12 個關鍵里程碑

1987 年，隨著PurePlay 商業模式的創建，台積電成立。

1999 年，台積電成為第一家提供0.18 微米銅技術的代工廠。

2001 年帶來了第一個代工參考設計流程。台積電花費了大量資金來創建我們今天享有的龐大EDA 和IP 生態系統。

2011 年，台積電將HKMG 28nm 帶入無晶圓生態系統。其他代工廠在28nm 時步履蹣跚，因此這是台積電創紀錄的節點。

2012 年推出了CoWos，第一款異構3DIC test vehicle 。

2014 年，台積電交付了第一款功能齊全的FinFET 網絡處理器，開啟了今天台積電主導的FinFET 時代。

2015 年台積電通過了先進的3DIC 封裝技術InFo。

2018 年，台積電向所有人提供了最先進的邏輯技術(N7)。

2020 年，台積電以基於N5 EUV 的邏輯技術引領行業。

2021 年，台積電推出N4P、N4X 和N6RF。

2022 年，台積電將推出覆蓋廣泛垂直市場的最先進的N3 工藝節點。我認為N3 也將在5 年內打破流片記錄。

最後但同樣重要的是，台積電在2022 年宣布了面向大眾的下一代工藝技術(N2)。

工藝技術回顧

除了進一步討論的一些例外情況外，支撐技術路線圖演示有些例行公事——這不是一件壞事，而是表明正在成功執行先前的路線圖。

路線圖更新被提出了兩次，一次是作為技術議程的一部分，另一次是作為台積電平台解決方案重點的一部分。回想一下，台積電特別確定了四個“平台”，它們分別接受開發投資以優化工藝技術產品，當中包括：移動；高性能計算（HPC）；汽車；和物聯網（超低功耗）。下面的摘要合併了兩個演示文稿。

N7/N6

• 到2022 年底，超過400 個NTO，主要在智能手機和CPU 市場
• N6 提供從N7 的透明遷移，支持IP 重用
• N6RF 將成為即將推出的WiFi 7 產品的射頻解決方案
• 有一個N7HPC 變體（上圖中未顯示），在overdrive VDD 電平下提供約10% 的性能提升
• 對於N6，基於邏輯單元的模塊可以在新庫中重新實現，以進一步提高性能，實現主要的邏輯密度提高(~18%)。

N5/N4

• 在生產的第3 年，使用這個工藝的晶圓出貨量超過200 萬片，到2022 年底將達到150 個NTO
• 移動客戶是第一位的，其次是HPC 產品
• 路線圖包括正在進行的N4製程增強
• N4P 基礎IP 已準備就緒，接口IP 在2022 年第三季度可用（到v1.0 PDK）
• 有一個N5HPC 變體（上圖中未顯示，性能提升約8%，HVM 將在2H22）

N3 和N3E

• N3 將於2022 年下半年開始進入HVM
• 一年後大規模量產N3E 工藝變體；台積電期望該工藝在移動和HPC 平台上得到廣泛採用
• N3E 已準備好開始設計（v0.9 PDK），在標準256Mb 存儲器陣列鑑定測試現場具有高良率
• N3E 添加了“FinFLEX”方法選項，三個不同的單元庫針對不同的PPA 要求進行了優化

請注意，N3 和N3E 與之前的台積電工藝路線圖有些反常。N3E 不會提供從N3 透明遷移的IP。N3E 產品有點“修正”，因為採用了對N3 的重大設計規則更改來提高良率。

台積電的早期採用者客戶在積極的時間表上推動工藝PPA 更新，無論是對現有基線（例如，N7 到N6、N5 到N4）的增量兼容變體，還是新節點。最初的N3 流程定義具有良好的NTO pipeline，但N3E 將成為未來變體的基礎。

N2

• 基於納米片技術，目標生產日期：2025
• 與N3E 相比，N2 將提供約10-15% 的性能提升（@iso-power，0.75V）或約25-30% 的工號降低（@iso-perf，0.75V）；另請注意上圖中指定的工作範圍低至0.55V
• N2 將為後端配電網絡提供支持

順便說一句，台積電面臨兩難境地，即不同平台的要求具有如此廣泛的功耗、性能和麵積/成本目標。如上所述，N3E 正在使用不同的庫解決這些問題，並結合了定義單元高度的，不同數量的鰭。對於N2 庫設計，該設計決策被關於整個垂直堆疊納米片數量的工藝技術決策所取代（器件納米片寬度有一些允許的變化）。就納米片拓撲而言，看看台積電選擇為N2 提供什麼來覆蓋移動和HPC 市場將會很有趣。（下圖來自台積電在VLSI 2022 大會上的早期技術演示，描繪了3 個納米片。）

注意：有兩種新興的工藝技術正在被採用來降低功率傳輸阻抗和改善局部可佈線性——即“埋地”電源軌(BPR：buried power rail) 和“背面”配電(BSPDN：backside power distribution)。對提供BPR 的初步調查已迅速擴展到處理集成完整BSPDN（如N2）的路線圖。然而，很容易混淆這兩個首字母縮寫詞。

有關特殊工藝的分享

台積電將以下產品定義為“Specialty Technologies”（專業技術）類別：

一、超低功耗/超低洩漏（使用超高Vt 器件變體）

• 需要特別關注超低洩漏SRAM 位單元設計
• N12e 在生產中，N6e 在開發中（專注於極低VDD 型號支持）

二、（嵌入式）非易失性存儲器

1、通常與微控制器(MCU) 集成，通常在ULP/ULL 過程中

2、內存

• 需要2 個額外的掩膜，嵌入BEOL中（比eFlash 的12 個掩膜成本低得多）
• 10K 寫入周期（耐久性規格），在125C 時保持約10 年

3、MRAM

• 22MRAM已經量產，重點是提高耐受度
• 2023 年量產面向Automotive Grade 1應用的16MRAM

三、電源管理IC (PMIC)

• 基於雙極CMOS-DMOS (BCD) 器件：40BCD+、22BCD+
• 適用於復雜的48V/12V 電源域
• 需要極低的設備R_on

四、高壓應用（例如，顯示驅動器，使用N80HV 或N55HV）

五、模擬/混合信號應用，需要獨特的有源和無源結構（例如，使用N22ULL和N16FFC 的精密薄膜電阻器和低噪聲器件）

六、MEMS（用於運動傳感器、壓力傳感器）

七、CMOS 圖像傳感器(CIS)

N65 像素大小為1.75um，N28 像素大小為0.5um，過渡到N12FFC

八、射頻(RF)，從毫米波到更長波長的無線通信；即將推出的WiFi7 標準被強調

“从 WiFi6 到 WiFi7 的过渡将需要显著增加面积和功率，以支持增加的带宽要求——例如，2.2X 面积和 2.1X 工号。台积电正在对 N6RF 产品进行认证，与 N16RF 相比，功耗降低了约 30-40%。这将允许当前使用 N16RF 的客户在开发 WiFi7 设计时大致维持现有的功率/面积目标。”

下圖說明了這些專業技術如何成為平台產品（例如智能手機和汽車產品）的基本組成部分。還顯示了用於這些應用程序的特徵過程節點。

儘管智能手機開發的重點往往集中在主應用處理器上，但下表突出了對專業技術產品及其相關功能的極其多樣化的要求。在汽車領域，向“區域控制”架構的過渡將需要一套新的汽車IC。

N3E 和FinFLEX

台積電特別強調了新發布的FinFLEX 方法，台積電錶示，FinFLEX 將提供N5 的全節點擴展。

随着 FinFET 技术节点的扩展（即从 N16 到 N10 到 N7 到 N5）， fin profile和驱动电流每微米显著改善。标准单元库（Standard cell library）设计已发展为包含更少的 pFET 和 nFET 鳍，这些鳍定义了单元高度（根据水平金属布线轨道的数量指定）。如上图所示，N5 库使用 2-2 鳍定义——即 2 个 pFET 鳍和 2 个 nFET 鳍来定义单元高度。（N16/N12 使用 3-3 配置。）

N3E 的庫定義面臨幾個問題。pFET 和nFET 器件性能改進的規模並不相同。而且，就其PPA（和成本）目標而言，移動和HPC 平台應用程序的差異越來越大。移動產品專注於電路密度，以集成更多功能和/或降低功耗，同時對性能改進的要求不高。HPC 更專注於最大化性能。

因此，N3E 將提供三個庫，如上圖所示：

• 2:1超低功耗庫（軌道高度由2 pFET:1 nFET 定義）
• 2:2高效庫
• 3:2性能庫

下圖來自台積電的FinFLEX 網站，說明了這個概念。

現在，在單個SoC 上集成多個庫並不是什麼新鮮事。多年來，處理器公司開發了獨特的“datapath”和“control logic”庫產品，針對不同的目標：單元高度、電路性能、可佈線性（即最大單元面積利用率）和不同的邏輯產品（例如，寬AND-用於數據路徑多路復用的或門）。然而，使用多個庫的SoC 設計的物理實現依賴於每個設計塊的一致庫。

儘管上面的TSMC 圖片還描繪了每個塊（block）一個庫，但FinFLEX 方法的獨特性在於多個庫和多個軌道高度將在一個塊中混合。將支持2:1 加2:2 庫和2:2 加3:2 庫組合。

台積電錶示， “在一個塊中啟用不同的單元高度（在單獨的行中）以優化PPA。N3E 中的FinFLEX 結合了新的設計規則、新的佈局技術以及對EDA 實施流程的重大更改。”

肯定會有更多關於FinFLEX 和一般設計流程變化的信息。另一方面，需要有新的方法來：

一、floorplanning

• 為一個block規劃兩種不同行高的百分比組合
• 不同庫行中單元的目標利用率百分比以實現可佈線性（包括用於decap fill的open cells）
• 对于具有显著百分比的低功率单元的块的 PDN“减少”方法
• block的佈局規劃迭代次數（通過物理綜合）以達到閉合

二、物理合成

• 合成將如何改善關鍵信號的時序

為了改善高負載信號的時序，綜合通常會將庫中的單元分配更新為下一個更高的驅動強度——例如，NAND2_1X 到NAND2_2X。

對於FinFLEX，第二個庫提供了其他選項——例如，對NAND2_1X_2:2 的更新是使用NAND2_2X_2:2 還是NAND2_1X_3:2。然而，如果選擇後者，則需要將新單元“重新平衡”到塊平面圖中的不同行。這些選擇的性能和輸入/輸出線負載的有效變化在物理綜合期間難以估計（更不用說不同庫單元的輸出上升與下降的特定RDLY 和FDLY 延遲轉換可能會不同地縮放）。

考慮到要使用的特定觸發器單元（specific flop cells ）時，單元選擇選項變得更加複雜，不僅考慮到clock-to-Q 延遲的差異，還考慮到建立和保持時間特性以及輸入時鐘負載。寄存器中的各個觸發器位在同一庫中使用不同的驅動強度（並放置在本地）與將寄存器位重新平衡到對應於不同庫選擇的行相比，什麼時候會更好？

三、子塊級IP集成

塊通常包含許多小的硬核IP 宏，例如寄存器文件（通常由寄存器文件生成器提供）。由於跨越單個塊的單元行高度不均勻，這些硬核IP 宏將如何設計和放置？

四、物理設計期間的時序/功耗優化

與物理綜合模塊構建（physical synthesis block construction）選項類似，在物理設計流程的時序和功率優化步驟中，單元選擇將面臨困難的決定。例如，如果一個單元可以降低其分配的驅動強度以節省功耗，同時仍然滿足時序，是否會考慮改變庫選擇，從而重新平衡行？單元格位置的變化會否定優化嗎？

五、最後但最重要的是，啟用N3E FinFLEX 是否會產生新的EDA 許可費用？

（幾年前，我以前雇主的CAD 部門經理在許可證成本加法器上大行其道，以實現多模式要求的佈局和佈線。鑑於支持FinFLEX 所需的大量EDA 投資，歷史可能會重演，增加許可證功能成本.)

FinFLEX 方法無疑提供了一些有趣的選項。看看這種方法如何演變將非常有趣。

模擬設計遷移自動化

最後，台積電簡要強調了他們在協助設計人員將模擬/混合信號電路和佈局遷移到更新的工藝節點方面正在進行的工作。

具體來說，台積電定義了一組“模擬單元”，能夠採用現有原理圖、重新映射到新節點、評估電路優化和遷移佈局，包括自動佈局和（PG + 信號）佈線。

N5/N4 和N3E 的模擬單元庫的定義已經完成，後續支持N7/N6。TSMC 展示了一個通過遷移流程的運算跨導放大器(OTA) 示例。