光刻機在半導體領域一向是個熱門話題，這個能一次又一次突破工藝極限的設備彷彿一個時光機器，連接著芯片的現在和未來。從ASML宣布將推出下一代光刻機開始，人們的目光就從當前最新一代的0.33 NA光刻系統轉移到了下一代0.55NA 光刻系統身上。

不知道會不會有人和筆者一樣，一邊感嘆著時間就像是被狗追著一樣,跑得飛快，一邊又期待著2025年的到來，因為從目前的消息來看，售價4億美元的下一代光刻機很有可能將在2025年投入使用。

那麼，為什麼需要High-NA EUV 光刻機？目前下一代光刻機的進展如何？而它又將面臨哪些挑戰？

為什麼是High-NA

眾所周知，光刻機的主要作用是將芯片電路圖轉移到矽片上，而光刻技術正是決定芯片電路大小的關鍵因素。

在芯片製造中，電路越小越好，因為在相同空間中封裝的晶體管越多，芯片的速度和能效就越高。在28nm 及以上的時代，芯片製造的過程應該算是相對簡單的，只需要將設計好的芯片圖案印在掩膜上，並把掩膜放置在光刻掃描儀中，掃描儀只需要進行單次光刻曝光，就可以把電路圖“雕刻”在晶片上，這屬於最簡單的單一圖案化工藝。

但當芯片製程工藝來到了22nm節點，隨著晶體管從平面走向3D，掩膜上的電路圖變得密集，使得在晶圓上“雕刻”電路圖變得更加困難，大幅提高了芯片製造工藝的難度和成本。

為此，芯片製造工藝從上述簡單的單一圖案化工藝轉向多重圖案化，芯片電路圖不再只被印在一個掩膜上，而是被分割在兩個甚至多個掩膜上，分別打印每個掩膜，最終將整套原始繪製的形狀成像到晶圓上。

為了能把電路圖印在晶圓上，芯片製造商使用了各種工藝方案，比如雙重圖案化或自對準方案，這些工藝技術可以把越來越小的電路印在晶圓上。

在EUV光刻機出現之前，技術人員利用193nm的光刻機，也就是我們常說的DUV光刻機，通過把鏡頭放在水里、相移掩膜、多重曝光的方法，一步步推進芯片技術節點。

方正證券曾指出，通過自對準雙重圖案技術、四重圖案化工藝等，理論上是DUV光刻機是可以實現7nm節點工藝製程，但是顯然所需的掩膜數量極其多，而且工藝也十分複雜，量產難度很大。這時候，EUV技術出現了。

根據瑞利方程，光刻機所用光源波長越短，越能描繪微細線寬的半導體電路，因此憑藉13.5nm 的極短波長，EUV 光刻被引入以取代193nm的DUV光刻機。

對於芯片金屬層M2的間距為36 nm ~ 38 nm的7 nm/6 nm 節點，以及間距為30 nm ~ 32 nm的5nm 節點來說，13 nm 分辨率足以讓芯片製造工藝再次回到了單一圖案化時代。

目前，最為先進的5/4nm芯片，以及今年內有望量產的3nm芯片，使用的就是ASML 0.33 NA光刻系統：NXE:3400C或者NXE:3400D。

但HJL Lithography的Harry Levinson曾指出，金屬層M2在28nm 及以下的間距下，代工廠及其客戶有以下選擇——雙重圖案化EUV、三重圖案化EUV 或High-NA。如今3nm還有NXE:3400D來拯救，那2nm甚至1nm節點該怎麼辦？

對於EUV的多重圖案化，專家們分別從技術和成本上給予了否定。

Brewer Science高級技術專家Doug Guerrero 表示：“即使我們將多種圖案化技術應用於EUV，疊加也將非常困難。“Harry Levinson也指出，從經濟角度來看，認為雙重模式沒有意義。

由此看來，為了能讓摩爾定律能夠繼續延續下去，最優解就是High-NA。NA是光學系統的數值孔徑，表示光線的入射角度，使用更大的NA透鏡可以打印出更小的結構，比如0.55 NA 就能夠實現8nm 分辨率。

一方面，High-NA EUV能夠減少晶圓廠的周期時間，因為單次High NA 所需的總處理量將少於多次通過0.33 NA EUV 的總處理時間。

另一方面，也提高了芯片設計的靈活性，某些設計元素只能在單個掩模中實現，而High NA 為這些元素提供了改進的成像窗口。更重要的是，工藝步驟的減少還能提高了芯片的產量。從這方面來說，High-NA EUV是必然的選擇。

當前，進展如何

既然ASML 下一代EUV 0.55 NA光刻機的時間表已出，那麼現在，它的進展又如何？

據最新消息，ASML 位於荷蘭Veldhoven 鎮總部的高管告訴路透社，原型機有望在2023 年上半年完成。也就是說原型機還有一年就可以完成了。

此外，ASML 首席執行官Peter Wennink在4月透露，目前在位於Veldhoven 的新潔淨室中已經開始集成第一個High-NA 系統。今年第一季度收到了多個EXE:5200 系統的訂單，4 月還收到了額外的EXE:5200 訂單。目前，ASML收到了來自三個邏輯廠商和兩個存儲廠商的High-NA 訂單。

同時，ASML還正在與比利時電子研究中心IMEC建立一個測試實驗室，將在其中建造高NA 系統，連接到塗層和開發軌道，配備計量設備，並建立與高NA工具開發相伴的基礎設施——包括變形成像、新掩膜技術、計量、抗蝕劑篩选和薄膜圖案化材料開發等，並準備最早在2025 年使用生產模型，在2026 年實現大批量生產。

當然，光刻機作為一個由來自全球近800家供貨商的多個模塊和數十萬個零件組成的“龐然巨物”，僅靠ASML一家努力是遠遠不夠的，其他和光刻機有關的廠商也已奔赴戰場。

在鏡頭方面，蔡司和ASML將在High-NA光刻機上採用變形鏡頭，他們通過在垂直於入射平面的方向上保持4 ×鏡頭縮小解決了晶圓上最大曝光場尺寸過小問題，從而得到26 mm × 用於High NA EUV 光刻機16.5 mm 的視場大小。

此外，多層反射鏡具有高反射率的窄入射角範圍對透鏡和掩膜都有影響，將當前一代0.33 NA 鏡頭的鏡頭設計概念擴展到0.55 NA 會導致鏡面入射角較大，這是有問題的。

因此，蔡司使用一種不同類型的高數值孔徑設計，以減少反射鏡上的最大入射角，這種新設計的一個基本特徵是中央遮蔽，具有中央遮蔽的高性能鏡頭已被用於其他應用，例如天文學，哈勃太空望遠鏡就是一個眾所周知的例子。

而日本測試設備製造商Lasertec對於High-NAEUV，正在開發一種具有1nm x 30nm 靈敏度的用於EUV 掩膜坯料的光化坯料檢測(ABI) 新系統。USA 總裁Masashi Sunako曾表示“我們的目標是缺陷定位精度為10nm。”

據了解，Lasertec還推出了使用13.5nm 光源的光化圖案掩膜檢測(APMI) 系統，能夠定位EUV 掩模的20nm缺陷。當然，其對於High-NA EUV掩模的APMI 系統也在開發中，據悉，新的光學器件、探測器和系統設計已經完成，計劃用於2023/2024 年。

此外，KLA 和NuFlare 也在開發多束電子束掩模檢測工具。其中，NuFlare 正在開發具有100 束光束的多光束檢測系統，計劃於2023 年推出。NuFlare 的Tadayuki Sugimori 指出，該系統靈敏度為15nm，每個掩膜檢查週期的檢查時間為6 小時。

未來，挑戰依舊重重

即便廠商們都在努力，但想要製造出High-NA EUV依然有著不小的挑戰。

近期，在日本應用物理學雜誌4月發表的《高數值孔徑EUV 光刻：現狀和未來展望》論文列出了High-NA EUV面對的八大挑戰，分別是：無法滿足分辨率要求，隨機現象和圖案崩潰可能影響良率；可以支持光子散粒噪聲和生產力要求的光源；滿足0.55 NA 小焦深的解決方案；偏振控制，用於在0.55 NA 下保持高對比度；計算光刻能力；掩膜製造和計量基礎設施；大芯片解決方案；High-NA EUV 光刻成本。

·分辨率的要求

長期以來，光刻膠一直限制著EUV光刻能力，並隨著技術的發展，不斷減薄，這也使得線條邊緣粗糙度(LER)不斷增加。早在ArF 光刻的時候，人們就已經意識到LER的問題，但那時候它對芯片製造影響不大，但隨著工藝節點不斷微縮，LER就開始影響線寬控制和器件性能。

想要降低LER帶來的影響，就必須實現低LER。

另一方面，許多不同類型的EUV 光刻膠都有個共同特徵，那就是模糊。除了由電子引起的圖像模糊外，在曝光後烘烤過程中，由於光酸擴散，化學放大抗蝕劑也會出現額外的模糊，在某種程度上也會影響良率。

當前，以10 nm ½ 間距及以下為目標的光刻膠的研發仍在進行中，必須克服目前化學放大型抗蝕劑存在的許多問題，但目前還沒有發現具有低LER、低水平的隨機性缺陷、無圖案塌陷和必要的分辨率，同時避免過高曝光劑量的光刻膠，需要繼續研發、改進。

·光源

無論是光刻膠還是其他特定材料配方，都存在一個劑量，低於該劑量時光子散粒噪聲引起的LER 和缺陷太大而無法滿足技術要求，因此需要有足夠高輸出功率的光源以避免降低吞吐量和生產率。

ASML 的EUV 曝光工具的吞吐量作為源功率(W) 除以曝光劑量(mJ cm -2 ) 的函數。箭頭指示具有500 W 源和80 mJ cm -2暴露劑量的工具的點。

ASML SanDiego 使用其激光產生的等離子體(LPP) 光源實現了400-500 W 的輸出，通過將紅外激光轉換為波段內EUV光的更高效率，提高了脈衝間重複性，增加LPP 光源的輸出。此外，人們還把自由電子激光器認為是LPP 光源的替代品。目前來看，ASML仍在努力實現更高的光輸出。

·滿足0.55 NA 小焦深的解決方案

焦深（DOF）一直也屬於光學投影光刻的挑戰。當NA為0.55 時，DOF明顯降低，大約是0.33 NA 的1/3，因此需要改進聚焦控制來實現高數值孔徑EUV 光刻。

在這方面，為了獲得良好的成像，光刻膠減薄就非常重要，但當光刻膠薄膜變得非常薄時，又會存在諸如組件偏析之類的現象，降低圖案化。

此外，焦點控制不僅僅是光刻技術中的問題，還對晶圓平整度提出了更高的要求，這也對薄膜沉積，尤其是化學機械拋光(CMP) 提出了嚴格的要求。

·偏振控制，用於在0.55 NA 下保持高對比度

在High-NA下，圖像對比度取決於照明的偏振。如下圖所示，兩個乾涉平面波的圖像對比度可以在S偏振光的大NA下保持，但隨著NA的增加，P偏振和非偏振光的對比度變小。出於這個原因，浸入式光刻機的照明系統提供了偏振控制，併計劃在High NA 曝光工具上初始使用的激光產生的等離子體(LPP) 光源產生非偏振光。

當在0.55 NA 處使用非偏振光時圖像對比度會明顯下降。另一方面，自由電子激光器的發射是偏振的，這為考慮將自由電子激光器(FEL) 作為High NA EUV 曝光系統的光源提供了額外的動力。

給定數值孔徑支持的兩個乾涉平面波在最大入射角下產生的圖像對比。

對於S 偏振，偏振矢量垂直於入射平面，而對於P 偏振光，它們位於入射平面內。

·計算光刻能力

計算精度需要考慮許多物理現象，同時與高NA 相關的小焦深增加了對計算解決方案的需求。當前，反向光刻技術(ILT) 已被證明可用於構建最大化工藝窗口的掩膜版圖，並且由於ILT 的應用而產生的最佳掩膜佈局通常呈曲線，讓掩膜製造變得更加困難。

而多光束掩模寫入器解決了這個問題，不僅讓生產具有曲線圖案的高質量掩模成為可能，還開始對掩膜上曲線特徵的數據格式進行標準化。雖然ILT 和曲線特徵並不是High NA EUV 所獨有的，但這些功能在High NA EUV 上逐漸成熟，因此有望成為High NA 技術的重要組成部分。

·掩膜製造和計量基礎設施

光掩膜是芯片製造的重要組成部分，隨著電路圖越來越小，與理想掩膜的偏差越來越大，進而影響了最終晶圓的圖案。因此需要解決掩膜難題，包括減少掩膜3D 效果、增強對掩膜壽命等。

最重要的是，在High NA EUV 光學系統中引入新光掩模類型也給掩膜行業帶來額外的複雜性。

當前基於鉭的吸收器通常約為60-70nm 厚，旨在吸收足夠量的光，與13.5nm 波長相比，厚度較大，因此以特定入射角（在傳統EUV 光刻中以6° 為中心）照射掩膜，會扭曲空中圖像，最終轉移到光刻膠中的光圖案，並降低其圖像對比度。

這些所謂的掩膜3D 效果還伴隨著更多的特徵相關變化和對晶圓的最佳聚焦，這對DOF原本就已經降低的High NA EUV 光刻技術提出了額外的挑戰。

當然，隨著掩膜逐漸變得複雜，對設備的要求也日漸提升。

·大芯片解決方案

當前大芯片十分火熱，但卻由於尺寸太大無法適應高NA 曝光工具的½ 場。為了能夠繼續生產具有相似尺寸的芯片，需要採用拼接。換句話說，就是一部分芯片使用一個掩膜進行圖案轉印，而其餘部分通過第二個掩膜曝光進行圖案轉印。

拼接不是一種新的光刻技術，但需要非常精確實施。此外，由於EUV 吸收劑不能完全有效地抑制反射光，因此往往通過蝕刻去除掩膜版曝光區域周圍的多層反射器，而蝕刻黑色邊框會導致局部應力降低，進而影響掩膜特徵。

·High-NA EUV 光刻的成本

成本一直是光刻機關注的問題，光刻機價格昂貴不是一天兩天了，顯然High NA EUV光刻機只會更貴，其成本預計將超過3 億美元。前面幾代光刻機，其價格的指數增長被吞吐量的提高所抵消，由此可以看出光刻機的吞吐量尤為重要。

因此，如何提高光刻機的吞吐量成為了關鍵，從這方面來看，提高光源的功率是解決辦法之一。一方面，ASML San Diego 已經為LPP 源實現了400-500 W 的源功率，並且計劃實現更高的功率。

另一方面，除了提供偏振光外，自由電子激光器預計具有高功率，這也是考慮將自由電子激光器作為EUV光刻機光源的另一個原因。

但當光源高於800 W後，High NA EUV 光刻機的吞吐量將接近機械極限，屆時又將面臨新的難題。

寫在最後

總的來說，光刻機向High NA邁進已經成為“續命”摩爾定律的必經之路，在日前舉辦的的SPIE Advanced Lithography and Patterning上，甚至開始討論如何轉向0.7 NA EUV。但顯然，橫跨在大家面前的，仍是不小的挑戰。