為了順利用上極紫外光刻（EUV）技術來生產芯片，半導體行業耗費了十多年時間才走到今天這一步。不過從荷蘭阿斯麥（ASML）最近更新的2024-2025 路線圖來看，抵達具有高數值孔徑的下一階段，所需時間將要少得多。據悉，當前市面上最先進的芯片，已經用上了5 / 4 nm 的製造工藝。

（通過AnandTech）

借助ASML Twinscan NXE:3400C 或類似的系統，結合具有0.33 數值孔徑（NA）的光學旗艦，機器能夠提供13 nm 的精度。

對於單模方法的7 / 6 nm（間距36~38 nm）和5nm（間距30~32 nm）的工藝節點來說，這樣的精度已經足夠。

對隨著半導體行業向5 nm 以下（間距< 30 nm）轉進，未來幾年可能就需要用到雙光刻曝光了。

而在後3nm 節點，ASML 及其合作夥伴正在開發一套全新的EVU 工具—— 它就是具有0.55 高NA 鏡頭、能夠實現8 nm 精度、有望消除在更先進製程節點上使用多重曝光的Twinscan EXE:5000 系列。

新款高NA 掃描儀仍在開發之中，預計其結構將異常複雜、龐大、且昂貴—— 每台成本將超過4 億美元。

除了新的光學器件，高數值孔徑還需要用到新的光源、甚至需要新建晶圓工廠大樓以容納更大的機器——這些無疑都要追加大量的投資。

即便如此，在權衡半導體器件的性能、功率、面積和成本（PPAc）之後，領先的邏輯芯片和存儲設備製造商還是更願意接納新技術。

這意味著高NA EVU 掃描儀對後3 nm 時代至關重要，且各廠商對高NA 工具的需求也將異常旺盛。

幾週前，ASML 透露其高數值孔徑Twinscan EXE:5200 系統（EUV 0.55 NA）在2022 年1 季度收到了來自邏輯和DRAM 客戶的多份訂單。

此外路透社上週報導稱，該公司在五月份澄清將於2024 年交付試點用的高NA 掃描儀訂單，並將從2025 年開始交付具有更高生產力的後續型號（超5 份訂單）。

有趣的是，早在2020 – 2021 年，ASML 就表示已收到來自三大客戶的High-NA 購買意向（無疑是英特爾、三星、台積電），且總計達到了12 套。

至於ASML 已開始著手打造的首套High-NA 系統，其將於2023 年完工，以供Imec 和ASML 客戶開展相關研發工作。

ASML 首席執行官Peter Wennink 表示：“我們正在高NA EUV 方面取得良好的進展，目前已開始在位於Veldhoven 的新潔淨室中集成首套高NA 系統”。

ASML 在今年1 季度收到了多個EXE:5200 系統訂單，且4 月份收到了額外的EXE:5200 系統訂單。

通過這些預定，ASML 收到了來自三家邏輯芯片和兩家存儲製造商客戶的高NA 系統訂單。作為ASML 的下一代高NA 系統，EXE:5200 將大力推動下一代的光刻性能和生產力的提升。

據悉，ASML 的Twinscan EXE:5200 系統較常規的Twinscan NXE:3400C 機器要復雜得多，因而原廠的工具構建工作也需要耗費更長的時間。

該公司希望在未來中期能夠交付多達20 台High-NA 系統，這可能意味著其客戶將不得不奮力爭搶這些機器的優先使用權。

Wennink 補充道：“我們還在與供應鏈合作夥伴展開討論，以確保在中期達成約20 套EUV 0.55 NA 系統的產能”。

截至目前，唯一確認使用ASML 的High-NA 工具的，還只有英特爾的18A 工藝節點。後者曾披露在2025 年轉入量產，大致可以趕上ASML 開始交付其生產的High-NA EUV 系統的時間。

不過近日，英特爾又將18A 的上手時間推遲到了2024 下半年，並表示可藉助ASML 的Twinscan NXE:3600D 或NXE:3800E 系統實現18A 製造（大概率是利用多重曝光來實現）。

顯然，英特爾希望加速推進其18A 工藝節點的推出，以從台積電手中奪回製程技術的領先地位。

然而對於商用芯片來說，多重曝光也意味著更長的產品週期、更低的產率、更高的風險、以及潛在的更低產能（即使仍有提升的空間）。

最後，包括三星、SK 海力士和美光等業內領先的半導體製造商，也將不可避免地採用High-NA EUV 來量產芯片，問題是它們尚未給出確切的時間表。