近日，在比利時安特衛普舉辦的未來峰會上，IMEC(微電子研究中心)發布報告，探討了直至2036年左右的半導體工藝、技術路線圖。IMEC是一家成立於1984年的權威半導體研究機構，位於歐洲，研究方向包括微電子、納米技術、信息通訊系統技術（ICT）、芯片製程技術、元件整合、納米技術、微系統和元件、封裝等各個方面。

IMEC的名氣不如Intel、ARM、ASML、台積電、三星、中芯國際等等芯片設計、製造商，但同樣是重量級玩家，尤其是在基礎技術研究、行業標準化方面扮演著至關重要的角色，與上述巨頭都有密切合作，還在與ASML合作推動EUV光刻技術。

在談論路線圖之前，首先解釋一點，X納米工藝行業都標註為“Nx”(nanometer)，而在納米之後將是“埃米”，標註為“Ax”。事實上，2nm之後就開始使用埃米了，A14就等於1.4nm。

IMEC預估的路線圖上，每一代工藝穩定間隔兩年時間推進，但目前看應該是初步投產時間，而非量產商用時間，比如N3 3nm，路線圖上標註2022年，但今年是看不到實際產品的。

之後將陸續是N2、A14、A10、A7、A5、A3、A2，最後的A2也就是0.2nm，預計在2036年左右實現。

當然，不同廠商的路線圖是不一樣的，比如Intel還有一個A18，台積電則跳過了N3。

在晶體管技術層面，IMEC認為，現有的FinFET只能維持到N3工藝，之後的N2、A14將轉向GAA環繞柵極、Nanosheet納米片技術，而再往後的A10、A7會改用Forksheet。

A5時代開始必須使用CFET互補場效應晶體管，而到了A2工藝，還要加入Atomic原子通道。

自然，每一家廠商的技術路線也不一樣，哪個工藝節點上應用什麼技術，也都有各自的考量。

值得一提的是，對於柵極間距(Meta Pitch)這一衡量工藝先進性的重要指標，未來進一步縮減將越發困難，A10工藝可以達到16nm，A7工藝只能到16-14nm，之後的A5、A3、A2工藝都停留在16-12nm。

IMEC統計歷史數據後發現，52年過去了，從晶體管數量角度看，摩爾定律依然堅挺，而目前的晶體管數量之王屬於蘋果M1 Ultra，通過雙芯封裝達到了1140億個。

不過，芯片設計成本確實在飆升，16/14nm工藝需要1億美元出頭，10nm工藝大約1.8億美元，7nm工藝猛增到近3億美元，5nm工藝則是大約5.5億美元，未來肯定會繼續暴漲。