AdoredTV洩露了一份AMD EPYC霄龍處理器的路線圖，其中有官宣過的，有曝料過的，還有從未見過的。AMD霄龍已經發展了三代產品，都是統一的SP3封裝接口，而接下來的新接口不僅僅是曝料過多次的SP5，還會同步增加一個SP6，Zen4架構、Zen5架構都是如此。

Zen4架構、SP5接口的有兩個系列產品：

一是“Genoa”(熱那亞)，最多96個Zen4核心、192個線程，功耗範圍200-400W。

二是“Bergamo”(貝加莫)，最多128個Zen4c核心、256個線程，功耗範圍320-400W。

它們都支持單路、雙路配置，12通道DDR5內存，160條PCIe 5.0總線，12條PCIe 3.0總線，64條CXL v1.1+高速互連總線。

事實上，Genoa還有個衍生版本“Genoa-X”，類似現在的Milan-X，同樣加入3D V-Cache堆疊緩存。

不過至今，我們仍然不確定Zen4、Zen4c的具體區別，可能後者更多針對雲計算(cloud)而優化。

Zen4架構、SP6接口的產品沒有明確代號，區別在於僅支持單路配置，相對於SP5來說計算密度、能效更高，並針對邊緣計算、電信基礎設施而優化。

它最多32個Zen4核心或者64個Zen4c核心，功耗範圍降至70-225W，同時精簡為6通道DDR5、96條PCIe 5.0、8條PCIe 3.0、48條CXL 1.1+，也就是砍掉三分之一到一半的規格。

Zen5架構的產品代號“Turin”(都靈)，同樣有SP5、SP6兩種接口版本，但暫時不清楚具體規格，預計會有最多256核心512線程、12通道DDR5-6000。

再往後一代產品代號“Venice”(威尼斯)，按理說會用上Zen6架構，但不知道工藝是繼續5nm，還是升級3nm？