AMD 在近日的投資者財報電話會議上表示，其計劃在將來的霄龍（EPYC）處理器中植入新收購的賽靈思（Xilinx）公司的FPGA AI 推理引擎。預計首批新品會在2023 年問世，表明了AMD 有多迫切地想要讓這筆540 億美元的交易產生效益、以滿足未來需求並帶來顯著增長。

自收購以來，我們已經見到過諸多專利文檔，表明AMD 正尋求通過多種設計，以在其處理器產品陣容中啟用AI 加速器，並在競品設計基礎上運用一種鬆散的3D 芯片堆疊技術。

作為參考，英特爾於2015 下半年砸下167 億美元收購了Altera 公司，然後很快開啟了基於Altera 芯片技術的CPU / FPGA 融合設計，但實驗型產品不僅拖到了2018 年、設計上也受到了一定的限制。

自那之後，英特爾的戰略就變得有些模糊。即便如此，AMD 自適應與嵌入式計算事業部總裁Victor Peng 還是在電話會議上評論道—— XIlinx 曾藉助AI 引擎開展圖像識別工作。

其最新的動向，包括在AMD 當前的嵌入式軟件和邊緣產品（如車載平台）上打造了其它推理應用。而AMD 最為看重的，就是其結構技術的可靈活調節與適應性。

AMD 致力於開發統一的全局軟件，並支持廣泛的產品組合，尤其是基於AI 的推理與運算。感興趣的朋友，可留意該公司在金融分析師日（2022 年6 月9 日）活動期間分享的更多細節。

儘管官方對基於FPGA 新品的未來規劃守口如瓶，但外界普遍預計新芯片將融合諸多先進的技術—— 比如支持新一代PCIe 標準、改進CPU 與FPGA 芯片組的QPI 互連兼容性。

此外AMD 有望通過新穎的加速器端口，提升跨多種設備和技術方案的一致性。其中3D 堆疊方案可在CPU 的I/O 芯片頂部放置一枚FPGA 小芯片，工藝可參考Milan-X 服務器處理器。

不過在提升內存吞吐與芯片性能的同時，3D 堆疊也可能導致尷尬的積熱問題。若FPGA 小芯片與I/O die 貼得太近，CPU 在高負載下散發的熱量也可能波及它並拉低性能。

順道一提，AMD 最近披露了EPYC Bergamo 芯片，可知該系列CPU 採用了全新的Zen 4c 內核（最高128C / 256T），在編程與雲端等場景下尤其高效。

而通過AMD CPU 設計中的加速器端口，該公司還能夠在其設計中靈活運用其它加速器（比如ASIC、DSP 和GPU），意味著數據中心等客戶能夠輕鬆選擇最符合其需求的定制選項。

最後，AMD 首席執行官蘇姿豐（Lisa Su）博士表示：“我們現擁有業內領先的高性能與自適應計算引擎產品組合，並且預見到了利用這些擴展技術組合以提供更強大的產品組合的更多機遇”。