在新型電子產品的開發中，IC 封裝持續扮演重要角色，尤其是系統級封裝（SiP，System in Package）市場動力十足，因其新增的一些優勢而備受關注。 使用 SiP，多個晶片和其他元件都整合到同一個封裝系統中，作為電子系統或子系統運行。 SiP 在有空間限制的情況下尤其有效，例如在智能手機和可穿戴設備中，蘋果的許多產品都用到了 SiP。

追溯歷史，SiP 的思想最初誕生於 20 世紀 80 年代，發展至今已有多種形式，不過不同的公司對其的定義各不相同，SiP 既可以指晶片的結合體，也可以指將不同的晶元模組組合到電子系統或子系統中的方法。 SiP 可以將晶元、無源器件以及 MEMS 的任何元件組合並封裝到一起。

開發 SiP，客戶需要組合多種技術，例如元件、互連、材料和封裝架構，然後在晶圓廠或封測廠處完成製造。

帶有 CPU 和記憶體的 SiP 多晶片模組示例

SiP 和 Chiplet 不同，但有一些相似之處。 這兩種方法都是為應對在新節點上開發SoC的技術和成本難題。 不過對於 Chiplet 而言，供應商或封裝公司可能會提供晶片或小晶片模組，然後在先進封裝中混合匹配，創建針對特定領域或應用的系統。

迄今為止，只有英特爾、AMD和 Marvell 等少數大公司開發了類似 Chiplet 的設計，晶圓代工廠和封測廠正在努力擠進這一市場。

相比之下， 多年以來，SiP 中所用到的元件更容易獲得。 Yole Development 最新數據顯示，SiP 市場已有一定規模，預計到 2026 年，這一市場規模將從 2020 年的 140 億美元增長到 190 億美元。

TechSearch International 總裁 Jan Vardaman 表示：”如今幾乎所有應用都會用到 SiP ，例如智慧手機、可穿戴設備、計算機、電信和汽車。 ”

晶片封裝成百上千，SiP 價值凸顯

並非所有的系統都需要用到 SiP ，不過作為一種無需將所有零器件都塞進同一顆晶片且能快速創建複雜系統晶片的方案，適合用作在最先進的工藝節點上開發不同加速器和記憶體，以及在成熟工藝節點上開發模擬晶片。

顯然，如今依然需要更快的晶片來提高系統的計算能力，D2S 首席執行官 Aki Fujimura 表示：「毫無疑問，如果設計製造出一款晶片，能夠以比現在快 10 倍的速度進行計算，其商業價值和競爭力將得到極大提升。 ”

IC 封裝可以保護各種晶片免受損害並提高 die（裸片） 的性能。 迄今為止，業內已經開發出1000多種不同的封裝類型，晶片客戶可以根據晶片應用而選擇不同的封裝類型。 某些時候， SiP 價值凸顯。

SiP 最早可以追溯到 20 世紀 80 年代，當時 IBM 為其高端電腦開發了多晶元模組（MCM），作為 SiP 原始模式的一種，MCM 將眾多的 die 集中到同一個模組中。

自那時起，SiP 不斷發展，在最終成品或先進封裝中集成各種元件。 SiP 可以是這些封裝的定製版本，也有一些觀點將異構集成歸類到廣泛的 SiP 範圍內，異構集成即在先進封裝中將複雜的 die 組裝在一起。

Amkor 高級 SiP 產品開發總裁 Curtis Zwenger 表示：”SiP 包含許多不同的技術支援，可以支援眾多市場區隔。 我們針對 SiP 服務的市場包括無線、物聯網、汽車、電源管理和電腦網路。 ”

互連是晶元封裝技術的一種，是指將一個 die 連接到另一個 die，引線鍵合、倒裝晶片、晶圓級封裝（WLP）和矽通孔（TSV）都會用到互連技術。

TechSearch 數據顯示，如今大約 75% 到 80% 的封裝都基於引線鍵合，通過焊線機的細線將一個晶片縫合到另一個晶元或基板上。

不過，焊線機也用在其他許多封裝方式中，例如方形扁平無引腳封裝（QFN）。 “我們已經看到了 6mm x 6mm 的 QFN，並在其中放置了 15 個元件，我們看到了一些堆疊在那裡的元件，基本上是一個小型 QFN 內的系統級封裝。” QP Technologies 的高級工藝工程師 Sam Sadri 說。

在倒裝晶元中，晶元的頂部有大量微小的銅凸點，翻轉器件，凸塊落在銅焊盤上，形成電氣連接，便安裝在單獨的 die 或基板上。

許多晶元封裝都會用到倒裝晶元，如雙面模制球柵陣列（DSMBGA），一些封測廠已經開發出 DSMBGA 封裝，Amkor 是最新一家開發出這一封裝方式的公司。

在 DSMBGA 中，元件基於基板的頂部和底部，減小了封裝尺寸，並且縮短了器件的信號路徑 ，可以調整元件以啟用 SiP 。 DSMBGA 存在於智能手機和其他產品中，在智能手機中包括用於處理發送或接受信號的數位模組和 RF 前端模組部分。

“雙面封裝技術提高了用於智能手機和其他行動裝置的射頻前端的集成水準。” Amkor 的 Zwenger 說道。 “通常，射頻前端集成功率放大器、開關、濾波器和低雜訊放大器（LNA），這些正是我們在 DSMBGA 中看到的集成器件，當然這也可以用其他方式集成，不過雙面集成最佳選擇。”

在智能手機中，功率放大器提高功率，LNA 放大小信號，濾波器可以過濾掉不重要的信號，而 RF 開關則將信號從一個部件轉換到另一個部件。

DSMBGA 封裝

扇出式 WLP 是 SiP 的一種，DRAM die 在邏輯晶片上的堆疊就是扇出型 WLP 的實例。

2.5D 或 3D 用於先進封裝，在 2.5D 或 3D 中，die 堆疊起來或並排放置在仲介層的頂部，仲介層包含 TSV。

高性能計算封裝的不同選項：2.5D 與 FOCoS

可穿戴設備市場為 SiP 提供市場動力

可穿戴設備是 SiP 的一大推動力。 蘋果、FitBit/谷歌、華為、三星、小米等公司都在這個市場上展開競爭。 據 Yole 顯示，頭戴式/耳戴式產品是可穿戴設備市場中最大的細分市場，其次是腕戴式產品、身體佩戴式產品和智慧服裝。

消費電子市場的 SiP 業務價值 119 億美元。 Yole 相關數據顯示，可穿戴設備的 SiP 市場在 2020 年的業務價值為 1.84 億美元，僅占整個消費電子市場 SiP 的 1.55% ，預計到 2026 年，可穿戴設備 SiP 市場將達到 3.98 億美元，增長率達 14%。

雖然每種可穿戴設備的特點都各不相同，但產品需求相似。 “可穿戴設備的首要需求是性能好、品質輕、舒適度和附著力要好，測量功能結果準確且擁有更多豐富的功能。” ASE 的行銷副總監 Henry Lin 在 IMAPS 最近的先進系統級封裝（SiP）技術會議的演講中說道。

對於智慧手錶尤其如此。 蘋果最新一代智慧手錶Apple Watch Series 6，功能多樣，能夠檢測血氧飽和度，也有心電圖（ECG）功能。

Watch Series 6 中，蘋果的 S6 通過 SiP 封裝技術整合了一顆蘋果 A13 應用處理器和一些其他功能的處理器，A13 採用台積電 7nm 工藝製程，圍繞 Arm 雙核 64 位處理器構建而成。

“蘋果用 InFO 技術封裝應用處理器，蘋果及其他品牌的智慧手錶中還有許多處理器採用 SiP，”TechSearch 的 Vardaman 說。 其中，InFO 是台積電的集成扇出封裝技術。

也有一些智慧手錶採用不同的封裝方式。 不過，幾乎所有的 OEM 都面臨一些相同的挑戰。

“我們希望手腕或耳朵上佩戴的東西不會佔據任何空間，這需要在產品開發過程中專注小型化。” FitBit/谷歌硬體工程經理 Pieris Berreitter 在 IMAPS 的 SiP 會議上的演講中說。

為了製造出更小尺寸的產品，FitBit 採用了一種新的設計方法，使用分立晶元開發給定可穿戴設備的射頻部分，然後將其組裝到基板上。

“在 2018 年之前，我們正在為我們的無線電構建分立晶片設計，以解決 RF 挑戰，” Berreitter 說。 “過了一段時間，無線電設計從一個產品到另一產品、從一代到另一代，看起來都是一樣的。”

那時 FitBit 開始關注 SiP。 它考察了開發 SiP 的幾個標準，如面積、成本、製造、可靠性、重用、測試和上市時間。

根據 Berreitter 的說法， SiP 也有一些優缺點，因此需要作出權衡。 其優點包括：

• 許多個分立元件組合在一個封裝系統中，節省了電路板的空間;
• 允許重複使用類比或射頻晶片;
• 節省射頻測試的時間或成本;
• 良好的可靠性。

不過，SiP 也有製造時間長，有時比分立解決方案成本更昂貴的缺點存在。

最終，FitBit 從全部使用分立解決方案轉向部分產品使用 SiP。

在較舊的智慧手錶中，FitBit 在 10 mm x 20 mm 的板上集成了多個分立設備，例如微控制器、記憶體、GPS 和各種射頻晶片（藍牙、WiFi）;在 2019 年推出的 Versa 2 智慧手錶中，FitBit 在 SiP 中集成了射頻元件（藍牙、WiFi），使其能夠在更小的 10 mm x 9 mm 板中減少射頻佔用空間。 MCU 和記憶體仍然是分立產品。

Berreitter 說：”我們知道我們會再次使用最簡單、風險最小的系統，我們將這些系統小型化，為產品增添新功能創造了空間。 我們使用了相同的無線電架構，但我們能夠為無線電使用一些更小的元件和更嚴格的間距規則。 ”

SiP 還有其他優點。 “由於 SiP 的面積更小，我們能夠從雙面板轉變為單面板。 我們可以在產品中利用這一點，將電路板的背面用作天線諧振腔的一側。 現在，我們有了更薄的產品和更好的天線性能，”Berreitter 說。 “借助 Versa 2，無線電 SiP 使我們能夠提供更長的電池壽命、用於語音輔助的麥克風和更好的顯示效果。”

SiP 對晶元之間的遮罩功能也有一些影響。 遮罩用於阻止射頻元件之間的干擾，為此，OEM 使用稱為遮罩罐的微型外殼，並將這些覆蓋 RF 晶片的外殼焊接到電路板上。

在分立器件的解決方案中，遮罩功能的實現會佔用電路板空間，但通過在 SiP 中組合晶片，OEM 可以減少遮罩器件，不過遮罩仍然涉及幾個挑戰。

長電科技（JCET）全球技術行銷高級總監 Michael Liu 表示：”就可穿戴設備而言，SiP 中嵌入了多個 RF 無線通信電路。 它們對任何類型的干擾都很敏感，但它們也有不同的頻段。 ”

與此同時，FitBit 並沒有將所有元件都集成到一個 SiP 中，即 DRAM。 隨著時間的推移，DRAM 部件可能會經歷多次修訂，因此在設計中將最新版本用作分立部件更有意義。

在最新的 Sense 智慧手錶中，FitBit 沒有將心電圖功能整合到 SiP 中。 Berreitter 解釋道，像 ECG 這樣的複雜功能需要更多時間來看發，因此使用分立器件的解決方案更好。

耳戴式設備是另一個大市場，蘋果的 AirPods 將蘋果的 H1 晶片和音訊內核集成在一個 SiP 中，Yole 稱，其中還包括一個加速度計和陀螺儀。

展望未來，OEM 廠商正在開發更多功能的可穿戴設備，這帶來了一些新挑戰。 Yole 分析師 Santosh Kumar 表示：”需要更薄、更密集和能效更高的 PCB 封裝設計，以滿足各種醫療和消費者可穿戴設備的要求。 ”

5G，SiP 另一大市場

SiP 也存在於 4G 和 5G 智慧型手機中。

當今絕大多數無線網路都圍繞 4G LTE 標準運行，該標準在 450MHz 至 3.7GHz 頻段範圍內。 與此同時，5G 正在兩個不同的頻率範圍內進行部署——低於 6GHz 和毫米波（28GHz 及以上）。 與 4G 相比，5G 承諾提供的行動網路速度延遲降低 10 倍、輸送量提高 10 倍、頻譜效率提高 3 倍。

在無線網路中，運營商部署具有大規模MIMO天線系統的巨型蜂窩塔。 結合微型天線，大規模MIMO使用波束成形技術向終端用戶發送和接收信號。

如今 5G 落地情況喜憂參半。 “低於 6GHz 的 5G 版本正在全球範圍內迅速落地，”聯電技術開發副總裁 Raj Verma 說。 “但是，對於毫米波而言，推出所需的時間比預期的要長。 毫米波落地需要增加大量在土地和建築基礎設施上的投資。 此外，毫米波的設計和系統也更加複雜，開發時間也更長。 ”

毫米波本身也具有視距限制、穿牆能力低和射程短的問題。 不過，目前為止，蘋果和三星已經在它們的手機中部署了部分毫米波頻段。

從元件的角度來看，低於 6GHz 的 5G 智慧手機類似於與 4G 手機類似，其系統由數位模組和射頻前端模組組成。 主天線是獨立的，與手機同時運行。

5G 毫米波手機則不同。 根據 System Plus 的說法，在iPhone 12 的核心由幾個元件組成——一個數據機、一個中頻 IC、一個射頻前端模組、兩個天線陣列和一個封裝天線 （AiP）。

“手機背後的 5G 毫米波天線由 16 個無源天線單元組成，該單元構建在 8 層基板上，” System Plus 表示：”在手機側面，集成了 AIP 模組用於側面通信。 ”

毫米波需要 AiP，AiP 的設計邏輯是想讓射頻晶片離天線更近，以增強信號並最大限度地減少系統損耗。

AiP 模組由多層貼片天線組成，位於天線旁邊的 SiP 包括一個 RF 收發器、一個電源管理 IC 和無源器件。

總之，5G 毫米波架構複雜且難以實現。 “5G 需要較大的功率功放和電源管理。 因此，我們需要考慮散熱問題，需要研究如何使其更高效，”長電科技 CTO Choon Lee 在 IMAPS 的 SiP 會議上說。

還有其他問題。 “在 4G 和 5G 之間，系統中添加了許多新頻率，以便能夠滿足更高的速度要求。 有了這些額外的頻率，就擴大了對設備射頻前端部分的要求，”ASE 工程和行銷高級總監 Mark Gerber 在活動的小組討論中說。

“還有許多附加元件。 關鍵挑戰之一是你無法繼續擴展手機內部空間。 對於手機製造商來說，它們的重點是擁有更多的電池供電空間。 為了能夠做到這一點，需要更多的集成，無論是將額外的頻率組合到單個 RF 前端封裝或模組中，還是尋找其他簡化整個系統解決方案的方法。 市場上有很多封裝解決方案正在不斷發展，以嘗試解決其中的一些挑戰。 ”

5G 手機採用了多種不同封裝類型和模組的晶片。 如果要為 5G 毫米波開發封裝方式，那麼這家封測公司需要具有良好的天線設計和元件設計能力，還需要擁有良好的製造和測試流程。 另外，材料和基材同樣是關鍵。

通常，這些晶元可用於5G毫米波，設計天線並將其集成到封裝中是一門藝術。

以 AiP/SiP 模組為例，”在相同的輻射下，AiP 需要比相應的分立 PCB 天線小兩到四倍，”長電科技的 Liu 說。 “總的來說，AiP 模組會導致天線調諧問題，因此需要更多的 RF 設計，為了實現毫米波 AiP，通常需要高密度層壓基板。”

基材在這裡起著關鍵作用。 “這些先進系統的最大問題是需要更薄的基板、低總厚度變化 （TTV）、超低缺陷、強附著力、應力控制以及下游加工（如退火和金屬沉積）的絕對高溫穩定性，” Brewer Science的 WLP 材料執行董事 Kim Yess 說。

用於 5G 毫米波的 AiP 基板特別複雜。 “為了實現他們需要的性能和低寄生效應，他們必須在基板設計中採用一些不同的堆棧，”Amkor 的 Zwenger 說。 “對於毫米波，他們必須開始考慮非常薄的電介質和低 Dk/Df 特性。 因此，他們正在尋找具有聚醯胺薄膜的晶圓級。 ”

更複雜的是，隨著這些封裝的價值上升，需要有一種方法來測試這些設備。 TEL總經理 Yohei Sato 表示：「隨著半導體製造規模的不斷擴大，用於整合多個異構設備的先進封裝技術的引入正在加速，其中晶圓測試的重要性比以往任何時候都大。 ”

小結

SiP 是一種使能技術，你不會在任何地方看到 SiP，因為它們通過 Chiplet 展現出來。 不過 Chiplet 和 SiP 都是可行的方法，OEM 需要瞭解所有能夠實現新設計的技術。

文章編譯自Semiconductor Engineering