AMD 在採用 Zen 架構的銳龍 / 霄龍 CPU 上使用了獨特的 Compute Complex Die 設計（簡稱 CCD），但受頻寬密集型元件的互連方式的影響，其內核數量的增長也可能存在限制。 然而 AnandTech 援引某位研究人員的話稱，這可能只是 AMD 在 CCD 交換結構上提供的第一層見解，因為背後還有環形總線的身影。

更確切的說，Zen 3 CCD 使用了雙向環形總線，以將 8 個 CPU 內核與 32 MB 共用 L3 緩存和其它關鍵元件連接起來，比如用於 CCD 模組間通信的 IFOP 介面晶片（IOD）。

如果將 Zen 3 CPU 想像成一座城市，信號沿著公交車在城市街區周圍行駛，並於四棟建築物之間接送人員。

此時總線就扮演者紅綠燈的角色，建築物為核心元件，而公交車站就是環形總線的停靠站。

在需要讓環形總線遮罩掉某個壞塊的時候，SKU 設計人員只需將它設置得無法訪問。

雙向環形則意味著公交車在城市街道上沿著兩個不同的方向行駛，但環形總線拓補也不是沒有短板。

比如由於過多的 ring-stop 停靠極大地增加了延遲，導致 Ring Bus 的規模也會碰到上限，這也是同軸環形拓補在網路中逐漸消失的一個主要原因。

有趣的是，英特爾早在 2010 年代初期就意識到，其無法將單個 CPU 上的內核數量，擴展到環形總線承載能力的某個頂點，於是引入了創新的網狀拓補設計。

據悉，Mesh 是一種更加先進的環形總線，但在元件之間具有額外的連接點，介於環形總線和完全互連之間 —— 其中每個元件直接相互連接，但在大規模部署的時候，它又顯得不切實際。

於是在AMD的旗艦 CPU 上，比如 64 核的 EPYC SKU，該公司就選用了讓 8 個 CCD 模組通過 sIOD 連接到一起的方案、且每個 CCD 內部都有一個雙向環形總線。

不過在採用 4 個 CCX（CPU Complex）設計的上一代 Zen 2 小晶片方案中，AMD 並未採用環形總線，而是讓它們完全互連（但每組 CCX 的 L3 緩存並不共用），我們可從演示文稿中知曉更多細節。

權衡利弊之後，AMD 最終為 Zen 3 產品線使用了性能更具優勢的 CCX 方案（單個 CCX 可擁有 8 個核心）。

最後，AnandTech推測 AMD 或在將來放棄環形總線，以進一步釋放 CCD / CPU 內核數量的潛力 —— 這樣又與英特爾在高核心數量 CPU SKU 上放棄 Ring Bus 殊途同歸了。

猜測未來的 CCD 將由三個不同的裸片堆疊而成，頂部為緩存、中間為 CPU 核心、底下則是網狀互連裸片。

再接下去，合乎邏輯的操作就是將這個互連層擴展到一個矽中介層，並在上面堆疊幾個 CPU + 快取晶片。