今年 7 月，英特爾公佈了最新的半導體製程和先進封裝路線圖：預計四年內完成 5 個工藝節點的推進，在高 NA EUV、3D-IC、小晶元、混合鍵合方面都提出新的戰略目標——再一次向世界展示了英特爾的創新力。 近日，在接受國外半導體媒體 Semiconductor Engineering 採訪時，英特爾高級副總裁兼技術開發部總經理 Ann Kelleher，圍繞英特爾最新的路線圖展開了進一步討論，回答了很多戰略細節。

英特爾高級副總裁兼技術開發部總經理 Ann Kelleher

新路線制定耗費 6 個月，當下是節點重命名的最佳時機

在英特爾最新公佈的路線圖中，最引人注目的是工藝節點的命名更新，不再採用 10nm、7nm 的命名規則，而是稱之為 Intel 7、Intel 4、Intel 3、Intel 18A 和 Intel 20A。

事實上，改變命名方式是為了消除外界對英特爾乃至整個晶元行業的誤解。 Kelleher 表示，整個行業在節點命名方面已經不再一致，如果仔細查閱相關論文，就能夠找到為什麼 「英特爾 10nm 相當於台積電 7nm」 的最佳答案。

“因此我們不得不考慮怎樣做才能更容易讓客戶理解並權衡。 現在，當客戶再次看到我們的工藝節點名稱時，能更好地做出決策。 ”

今年 3 月，英特爾對外公佈了 IDM2.0 的願景，並在過去 6 個月的時間里花費了大量精力制定了詳細的路線圖。

“路線圖闡明瞭我們將如何恢復性能上的領先地位。 鑒於我們正在向IDM2.0，因此現在是重命名的最佳時刻。 “Kelleher同時表示，目前公司將精力集中在轉型升級上，解釋節點名稱並不是重點。

對於最終能否恢復性能上的領先地位，Kelleher 信心滿滿。

Kelleher 稱，首先英特爾已經確定了項目路線，正投入大量的資金和研究;其次英特爾的技術開發部門擁有世界一流的工程師，正在轉向行業標準提供設計支援。

去年年底，英特爾宣佈 7nm（現在的 Intel 4）技術延遲讓業界大失所望，現如今 7nm 又有了新進展。

“那時我們在整體工藝開發和缺陷密度方面重新設定了里程碑，同時開始研究並簡化製造流程。 我們在流程中增加了對 EUV 的使用，就能從原始版本切換到今年的新版本。 “Kelleher 說道。

在英特爾工藝路線圖中，計劃今年年底發佈 Intel 7，2022 年投入生產 Intel 4 並於 2023 年發布基於 Intel 4 相關產品;Intel 3 將於 2023 年下半年推出，Intel 20A 將在 2024 年緊隨其後，再下一步便是 Intel 18A。

“我們從一個節點到下一個節點，每瓦性能增益比其他任何節點都要好，一定程度上能夠彌補外部競爭基準上的時間差距。 但是，如果想要追趕並繼續前行，則需要加快腳步。 憑藉這一可靠的路線圖，我們能夠實現這一目標。 ”

保持EUV競爭優勢，三年前已決定入股高數值孔徑EUV光刻機

在英特爾公佈的邏輯路線圖中，伴隨製程路線同時出現的，是 2024 年英特爾將要推出全新晶體架構 Ribbon FET。

“Ribbon FET是業內對 Gate-all-around 的另一種命名，也有人稱之為 Nanosheet 或Nanoribbon，它是繼 FinFET 的下一代晶體管架構。 我們在 Intel 3 之前一直使用 FinFET，並將繼續改進該工藝。 等實現 Intel 20A 時，我們將在與行業其他產品大致相同的等效節點上使用 RibbonFET。 “Kelleher 如此說道。

同為IDM，與三星計劃在3nm工藝中引入Gate-all-around技術相比，英特爾引入 Gate-all-around 技術更晚。 對此，Kelleher 解釋道，「基於內在優化，我們知道我們可以在 FinEFT 路線圖上做出額外的改進，那麼為什麼不在過渡到新架構之前獲得這些收益呢？ 我們可以從現有的 FinFET 中得到更多，然後才進入過渡階段。 ”

由於晶體管架構的升級，晶元製造過程中面臨涉及EUV等工藝以及供電難題，英特爾如何解決這些問題？ Kelleher 在此次採訪中給出了答案。

“近些年，EUV 逐漸成熟，在晶元製造中應用更加廣泛，幾何圖形圖案化變得更加容易。 EUV 發展初期，最關鍵的問題是能否實現多層圖案化，如今在這一方面取得進步，成為實現 Gate-all-around 的關鍵推動因素。 ”

除了以上問題之外，還必須根據構建功能區本身以及想要達到的高度考慮堆棧高度，還必須考慮如何處理基板以及同基板的隔離。 這些都是需要解決的問題。 我們有辦法應對挑戰，減少缺陷，並在一定時間內完成交付。 ”

Kelleher 還表示，英特爾在製造 Intel 20A 時，依然可以使用台積電 0.33 數值孔徑的光刻機完成光刻，2025 年以後才會使用同 ASML 合作開發的高數值孔徑 EUV（High-NA EUV）。

“此外，我們還將混合使用 EUV、高數值孔徑 EUV 以及其他浸入式和乾式光刻機。”

事實上，英特爾對高數值孔徑 EUV 的關注在三年前已初現端倪——同 ASML 探討下一代 EUV 光刻機並決定進行秘密投資。

“高數值孔徑 EUV 能夠圖案化更小的幾何形狀和更小的間距，還可以延長雙圖案 EUV。 我們已經簽約了第一批設備。 我們沒有在 10nm，即 Intel 7 上使用 EUV，但將在 Intel 4 製造過程中使用 EUV 光刻機。 ”

“我們希望在向前發展的過程中，能夠保持 EUV 的領先優勢。”

在電源方面，英特爾則是採用一項創新技術 PowerVia 。 這項供電技術能夠從晶圓背面提供電力，為晶圓正面騰出更對空間，不會對功率造成影響。

改變合作方式，提供”點菜”服務

獲得客戶信任是英特爾向 IDM2.0 升級的重要一步，因此英特爾將如何處理同其他企業的關係也備受關注。 此次對話中，Kelleher 表示，英特爾改變了與設備供應商、材料供應商和 EDA 供應商的合作方式。

“設備供應商已經取得很多被行業檢驗的成功經驗，因此我們不需要再在設備上做創新。 有可能的情況下，我們要從生態系統中汲取最好的經驗，以便於我們能夠集中資源在我們擅長且領先的領域做出創新。 ”

“此外，我們在風險評估方面做了很多工作。 通過風險評估，我們可以決定需要制定哪些類型的應急計劃以及為計劃準備的時間。 ”

而在將為客戶提供服務的方式上，Kelleher 表示，英特爾正試圖在給定的時間為客戶提供盡可能好的產品。

“我們更像是一個可以點菜的功能表而不是固定的功能表。 我們的設計、製造封裝團隊就如何在未來做出最好的產品進行了大量積極的討論，發現實現之一目標的方法有很多，供應鏈本身也變得更加複雜。 接下來我們將根據特定產品及其特定功能，討論如何使用最佳的製造工藝和供應鏈實現這一目標。 ”

文章編譯自https://semiengineering.com/inside-intels-ambitious-roadmap/

編譯 | 吳優

編輯 | 李帥飛