先進製程工藝的推進越來越困難，成本也越來越高，半導體巨頭們紛紛把目光投降了各種封裝技術。 Hot Chips 33大會上，AMD就第一次公開了3D V-Cache堆疊緩存的部分技術細節。

AMD此前六月初在台北電腦展上首次披露了這一技術，利用一顆銳龍9 5900X 12核心處理器，每個CCD計算晶元上堆疊64MB SRAM作為額外的三級緩存，加上原本就有的64MB，合計達192MB，遊戲性能因此可平均提升15%，堪比代際跨越。

這一次，AMD首先羅列了各家的各種封裝技術，包括Intel、台積電、蘋果、三星、索尼等等，並強調之所以有如此豐富的封裝技術，是因為沒有一個方案能夠滿足所有產品需求，必須根據產品屬性來定製。

AMD使用的技術叫做”3D Chiplet”（立體晶片），是在微凸點3D（Micro Bump 3D）技術的基礎上，結合矽通孔（TSV），應用了混合鍵合（Hybrid Bonding）的理念，最終使得微凸點之間的距離只有區區9微米，相比於Intel未來的Foveros Direct封轉技術還縮短了1微米，結構更加細緻。

AMD聲稱，3D Chiplet技術可將互連功耗降低至原來的1/3，換言之能效提升3倍，互聯密度則猛增15倍。

總之，AMD 3D堆疊緩存並沒有使用全新獨創的複雜封裝工藝，主要是基於現有技術，針對性地加以改進、融合，更適合自身產品，從而以最小的代價，獲得明顯的性能提升，不失為一種高性價比策略。

按照之前的說法，搭載3D V-Cache快取的銳龍處理器將在今年底量產，可能就是銳龍6000系列，而基於全新Zen4架構的下一代產品，要到明年下半年了。

堆疊額外緩存的銳龍