英特爾剛剛披露了與 Sapphire Rapids-SP 至強 CPU 有關的第一條確切消息，即該處理器將通過多晶片設計，以結合主核心晶片 + HBM2E 緩存堆疊。 具體說來是，Sapphire Rapids-SP 至強 CPU 將具有 4 個 8-Hi HBM2E 堆棧、14 條 EMIB 互連、且全 XCC 晶片的尺寸約為 400 m㎡ 。

此前，WCCFTech已經詳細介紹過英特爾的 Sapphire Rapids-SP Xeon CPU，但在 HotChip 33 年度會議期間，這家晶片巨頭還揭示了更多花絮。

據英特爾所述，Sapphire Rapids-SP 將提供基於兩種封裝的衍生版本。 標準版將採用由四個 XCC 晶片所組成的小晶片設計，尺寸約為 400 m㎡ 。

在單個 XCC 之外，頂級 Sapphire Rapids-SP 至強 CPU 還將整合四個晶片，並且會藉助 EMIB 互連技術打通彼此 —— EMIB 間距約 55u，核心間距為 100u 。

標準款 Sapphire Rapids-SP 至強晶片具有 10 條 EMIB 互連，完整封裝尺寸為 4446 m㎡ 。 此外 HBM 衍生版本用到了 14 條 EMIB 互連，以打通內核與 HBM2E 高頻寬記憶體。

四路 HBM2E 記憶體將採用 8-Hi 堆疊打造，每個堆疊至少擁有 16GB 的 HBM2E 記憶體，使得 Sapphire Rapids-SP 總計可獲得 64GB 記憶體。

然而 5700 m㎡ 的驚人封裝，還是較標準版本大了 28% 左右。 即使與近期洩露的AMD霄龍 Genoa 相比（12 CCD 封裝 / 5428 m㎡），HBM2E 衍生版本的 Sapphire Rapids-SP 還是大了 5%（標準封裝小 22%）。

英特爾還表示，與標準封裝設計相比，EMIB 互聯總線還可提供兩倍的頻寬密度、以及 4 倍的能效效率改進。

此外，這家晶元巨頭詳細介紹了其基於 Xe-HPC 架構的 Ponte Vecchio 旗艦 GPU 的封裝和晶片尺寸。 可知該晶片將由 2 個瓦片組成，且每堆棧有 16 個晶片（41 m㎡）。

每個計算塊（Compute Tile）的大小為 650 m㎡，且 Ponte Vecchio GPU 使用了 8 個 HBM 8-Hi 堆棧、並包含總共 11 條 EMIB 互連，整個 Ponte Vecchio 封裝的尺寸為 4843.75 m㎡ 。

最後是使用高密度 3D Forveros 封裝的 Meteor Lake CPU，可知其凸點（Bump Pitch）間距為 36u 。

隨著 Forveros Omni 和 Forveros Direct 進入晶體管開發的「埃時代」（Angstrom Era），英特爾將擁有諸多面向下一代解決方案的高級封裝設計 IP 。