專注於晶元設計和驗證的積體電路知識產權供應商Synopsys最近為其DDR5和DDR4以及使用5奈米製造技術的下一代系統級晶元控制器創建了一個新的物理介面。 這將使製造SoC的廠商能夠利用5奈米節點獲得對DDR5和DDR4記憶體的額外支援。 Synopsys目前是該介面的領導者，提供高達6400MT/s的數據傳輸率。

Synopsys使用內部的DesignWare IP，為晶片開發商提供服務，無論是SoC、SSD控制器還是CPU，都可以將物理介面和控制器IP安裝到5奈米架構中，並確保所有系統使用Synopsys提供的經過驗證的IP正確處理。

DesignWare IP結構包括一個用於DDR5和DDR4記憶體模組的控制器，具有命令調度器、雙通道支援、ECC記憶體（可選）、記憶體協定處理器和DFI 5.0物理介面。 它具有64個CAM條目，用於讀取和寫入記憶體模組，以及處理低至8個時鐘周期的各種延遲水準。

Synopsys DesignWare IP是利用Arm AMBA 3.0 APB介面進行程式設計的。 該公司還利用設計和重用程式提供經過矽驗證的DDR5和DDR4物理層。 該應用支持高達6400MT/s的數據傳輸率和記憶體的子系統，在它的結構中允許多達四個物理等級，其物理控制器及其物理控制器支援所有JEDEC標準的DDR5和DDR4運用。