非矽基PlasticARM芯片設計可充分發揮物聯網的潛力
以核心IP設計聞名的ARM,其產品已遍佈智慧手機、伺服器、以及物聯網等領域。 現在,該公司又介紹了首款非矽基微控制器 ——它就是投入近十年精力、一直在等待有合適的工藝來製造的一款可完全工作的”塑膠”處理器核心。
研究配圖 – 1:PlasticARM 架構與特性
在近日發表於《自然》雜誌上的一篇文章中,該公司隆重介紹了《一款靈活的 32 位 ARM 微處理器》。
此前有關「塑膠」或柔性電子產品的概念,已經存在了較長的一段時間。 其通常涉及大而簡單的製造工藝、基礎的8位加法器、或顯示幕。
不過我們現在看到的,則是 ARM 與 PragmatIC 合作打造的、業內最受歡迎的微控制器之一(M0)的全功能非矽版本。
研究配圖 – 2:測試流程
據悉,M0 內核處於 ARM 核心產品堆疊的最基礎層級。 得益於極簡的設計,這款廣為流行的微控制器的晶元面積很小,很適合對功耗有較高要求的簡單任務。
換言之,我們不會很快的新一代大型設備上見到非矽晶元的身影,但許多依賴 M0 內核來執行基本控制任何的集成電子設備,將迎來這方面的較大變化。
至於 PlasticARM 專案,其旨在在柔性「塑膠」介質上重建 M0 核心,並且擁有兩項重要特徵。
研究配图 – 3:标准单元架构的演变
首先,非硅处理器 / 微控制器使得我们在包装、服装、医用绷带等方面实现一定程度的可编程性。
比如与粒子传感器配合使用,以确定包装内的食物是否发生了腐败或污染,而不再适合人类食用。
其次,与等效的硅芯片设计相比,大规模柔性微控制器的处理成本,较前者低了好几个数量级。
值得一提的是,报道称新 M0 设计、较当前最先进的“塑料”计算设计要强 12 倍。
研究配图 – 4:缓冲区布局与传输特性
ARM 在新闻稿中称,Plastic M0 设计具有 128 字节的 RAM + 456 字节的 ROM,同时还支持 32 位 ARM 微体系架构。
此外由发表于《自然》杂志上的研究论文可知,该处理器由“聚酰亚胺”基板构成,辅以薄膜金属氧化物晶体管(例如 IGZO TFT)工艺。
其在基础上仍属于光刻工艺,需运用旋涂和光刻胶技术,最终成品拥有 13 个材料层和 4 个可布线的金属层。
不过自 IGZO 显示技术投入运用以来,TFT 设计已经相当普及,生产成本也做到了相当低廉。
研究配圖 – 5:PlasticARM 的 RTL 類比
該內核支援 ARMv6-M 架構,具有 16 位 Thumb ISA 和 32 位 Thumb 子集。 與常規版本的 M0 一樣,其數據和位址位寬均為 32-bit,輔以 2 級有序設計流水線、且支援 86 條指令。
與矽基 M0 內核的主要區別, 在於「塑膠」 M0 設計並未將寄存器放在 CPU 內部、而是映射到了 128 位元組的 DRAM 上,因為後者能夠更好地支援 TFT 設計。
除此之外,Plastic M0 內核還是與所有其它 Cortex M0 內核實現二進位相容。 晶片大小上,使用台積電 90nm 矽工藝的 Cortex M0 晶片的典型尺寸為 0.04 mm2 。
而使用等效 800nm TFT 工藝的 PlasticARM 的核心,則是 59.2 mm2(7.536 毫米 × 7.856 毫米)。
研究配圖 – 6:PlasticARM 晶片的三項模擬測量
綜上所述,Plastic M0 內核的大小,約為標準物聯網晶片的 1500 倍。 另一個較大的區別,就是其在 3V 輸入下的頻率約為 20 ~ 29 kHz 。
此外由 ARM 設計文件可知,針對功率(而非頻率)進行優化的 180nm 超低洩露工藝,可讓 M0 在 50 MHz 的頻率下運行(差異在 1600 ~ 2500 倍)。
ARM 指出,Plastic M0 設計擁有 56340 個器件,結合了 39157 個薄膜 n 型晶體管 + 17183 個電阻器。
此設計的目標是不添加任何物理電阻,通過在 TFT 層級使用更高電阻的光刻材料,以實現更小的尺寸。
Cortex-M 產品線(來自:ARM官網,via AnandTech)
總體而言,該論文預測了 18334 個 NAND2 門的等效矽設計。 Plastic M0 內核在 29 kHz 頻率下的總功率為 21 mW,其中 99% 為靜態功率(45% 內核 / 33% 記憶體 / 22% IO)。
處理器上的 28 個引腳,允許時鐘信號生成、複位、GPIO、供電、以及調試。 感興趣的朋友,可移步至《Nature》查看《A natively flexible 32-bit Arm microprocessor》全文。