由貼吧和微博爆料可知，三星在近日舉辦的2021代工論壇上，展示了其最新的公共技術路線圖。儘管初代3nm GAE工藝較預期晚了一年轉入量產，但新路線圖表明它可能僅供內部使用。同時作為3GAE的繼任者，3GAP節點仍在官方路線圖上，可知其有望於2023年實現量產。

（來自：微博@科技芯時空）

FinFET 技術方面，5LPP 和4LPP 節點都是路線圖上的新節點，分別將於2021 / 2022 年開啟大批量製造（HVM）。

GAA技術方面，路線圖中看不到3GAE，但出現了3GAP 。在與三星取得聯繫後，公司一位代表向AnandTech證實，3GAE技術仍有望在2022年實現量產，但不是所有人都能夠用上。

此外從PPT 來看，可知基於MBCFET 的3GAP 工藝將於2023 年的某個時候，轉入大批量製造階段。

三星發言人稱：“至於3GAE 工藝，我們一直在與客戶進行商議，預計可於2022 年實現量產”。

AnandTech 預計，之所以沒有在公共路線圖中出現，或許是3GAE 僅適用於三星自家的LSI 部門，就像其它一些早期節點那樣。即便如此，該公司還是在PPT 上提到了上一代早期節點。

據悉，三星最初於2019 年5 月宣布了基於MBCFET 的3GAE 和3GAP 節點。當時該公司承諾，與7LPP 相比，3GAE 可提升35% 的性能、減少45% 的面積、同時降低50% 的功耗。

然後，該公司宣布了3nm PDK v0.1 的可用性，當時宣稱將於2021 年底開啟3GAE 的量產。然而最新消息稱，受多方面因素的影響，三星已將之延期至2022 年。

不過從好的一面來看，三星已於幾週前完成了首批3nm 測試芯片的流片，且宣布了與新製造技術兼容的Synopsys EDA 工具。

AnandTech 指出，使用全新晶體管製造工藝，始終是一項艱鉅的挑戰。除了新的電子設計自動化（EDA）工具，廠商還需動用全新的IP，預計後續可聽到更多有關這方面的消息披露。

最後，儘管普通客戶似乎要等到2023 年，才會用上三星的3nm 製程。但新發布的4LPP 工藝，仍將於2022 年滿足大部分客戶的需求。

由於4LPP 依賴於熟悉的FinFET 工藝，其面臨的設計挑戰，將較任何3nm GAA 工藝要少得多。需要注意的是，三星已在PPT 上，將其5nm 和4nm 節點，分別視作不同的工藝分支。

此前代工廠將4LPE 視作7LPP 的工藝演進，這或許是因為4nm 提供了較5nm 更顯著的功率、性能、面積、以及成本優勢（簡稱PPAc），亦或存在其它實質性的內部變化（比如新材料、極紫外/ EUV 光刻等顯著提升）。