WCCFTech剛剛曝光了AMD新獲的一項有趣專利，因為它預示了下一代銳龍CPU / APU產品線可能採用類似移動設備平台的“大小核”設計理念。此前多年，智能機SoC廠商已經對big.LITTLE架構展開了充分的驗證，而英特爾也計劃在12代Alder Lake-S桌面產品線上試水16C / 24T的大小核設計。

此前有傳聞稱，AMD會在下一代芯片設計中過渡至混合架構，而新曝光的“任務轉換”（Task Transition）專利，也或多或少地證實了這一點。

熟悉ARM SoC 架構的朋友，應該不難理解big.LITTLE 可結合不同的核心IP、以實現性能和能效方面的更優均衡。

而英特爾的12代x86處理器（Lakefield SoC），也設法將高性能的酷睿Cove核心、與低功耗的凌動Gracemont核心結合到了一起。

雖未得到廣泛的採用，但隨著英特爾與AMD 在下一代芯片設計上引領轉型，系統和軟件開發商也將很快跟進早期測試。

言歸正傳，AMD 於2019 年12 月提交了這項有趣的異構設計專利，且該公司早就在APU 產品線上實現了“在同一封裝中融匯兩套不同的芯片IP”的目標。

由新專利的文檔資料可知，AMD 描述了一種獨特的方法、系統和裝置，能夠將性能度量與相關聯的閾值進行比較、或通過其它指標來確定多個任務是否該從某組CPU 核心轉移到另一組。

在工作負載的遷移過程中，顯然還需要對兩組CPU 的相關任務進行特定的調整。比如在暫停源CPU 核心任務的同時、還需要參考目標CPU 核心的狀態信息，以便其做好承接轉移負載的準備。

眾所周知，異構架構傾向於將大核心用於高性能工作負載、而小核心則更適合於效率優化的多線程任務。

新專利表明，AMD 將通過同一個互連小芯片來溝通兩組CPU 核心、同時給予內部互相通信的權限，以分享核心利用率、內存使用/ 訪問、空閒/ 負載狀態下的能耗等信息。

最後，有傳聞稱AMD 會在Strix Point APU 芯片上使用Zen 5 大核心+ Zen 4D 小核心的設計，但它們要等到2024 年才會與大家見面。

同時隨著英特爾Alder Lake芯片在今年晚些時候的亮相，預計最新版本的Windows操作系統也將為其落實大量更新，以支持混合架構和新的調度優化程序。

至於異構架構能否在x86 主流平台上交出讓廣大消費者感到滿意的答卷，仍有待時間去檢驗。