和英特爾的做法差不多，AMD也一直在研究自己的混合處理器架構，其中包括大核和小核。我們去年從一個洩露的專利中曾了解到這一點。今天我們有了關於這一發展的新信息，Twitter用戶@Kepler_L2發現了AMD幾天前發布的與big.LITTLE有關的一項新專利。

該專利概述了在這種混合方法中如何處理兩類核心之間的任務處理。

根據這項專利，小核心將內置一個時間閾值，傳感器將監測它以全時鐘速度運行的時間長度。一旦越過閾值，該任務將被移交給大核心。如果它在最高頻率狀態下運行的時間高於閾值時間，將對內存密集型工作負載進行類似處理。

這是因為使用小內核的想法是為了節省電力，而長時間以全速運行會違背這一目的。

對於大內核來說，其實現方式恰恰相反。從本質上講，如果在大核心上運行的工作負載沒有越過閾值，該任務就會被發送到小核心上，因為顯然這麼多的處理能力對小工作負載來說似乎是不必要的。

回到去年的專利，其中描述了big.LITTLE設計方法的架構圖，兩個內核都有自己的專用L1緩存，但它們之間將共享L2池。：

顯示AMD bigLITTLE核心計劃的圖表