三星半導體將憑藉即將推出的3納米製造工藝，成為首家開始使用柵極全向場效應晶體管(GAFET)類結構的半導體製造商。這個節點還沒有完全準備好進入黃金時段，但在IEEE國際固態電路會議(ISSCC)上，來自三星晶圓廠的工程師分享了即將推出的3納米GAE MBCFET(多橋通道FET)製造技術的一些細節。

從形式上看，GAAFET有兩種類型：典型的GAAFET稱為納米線，結構上看其特點是”薄”鰭，以及MBCFET稱為納米片，對應使用”厚”鰭。在這兩種情況下，柵極材料都圍繞著溝道區域的四面。納米線和納米片的實際實現在很大程度上取決於設計，因此一般來說，許多行業觀察家用一個術語來描述兩者，即GAAFET。但之前它們被稱為環繞柵極晶體管(SGT)。同時，MBCFET是三星的商標。

第一款GAAFET在1988年進行了演示，因此該技術的主要優勢早已經為人所知。這種晶體管的結構本身就允許設計者通過調整晶體管溝道的寬度（也稱為有效寬度，或Weff）來精確地調整它們以實現高性能或低功耗；較寬的片可以在較高的功率下實現更高的性能，而較薄/較窄的片則可以降低功耗和性能。為了在FinFET上做類似的事情，工程師們必須使用額外的鰭片來提高性能。但在這種情況下，晶體管通道的”寬度”只能增加一倍或三倍，這其實並不精確，有時效率也很低。此外，調整GAAFET還可以提高晶體管密度，因為不同的晶體管可以用於不同的用途。

早在2019年，三星的3GAE工藝設計套件0.1版本就包含了四種不同的納米片寬度，為早期採用者提供了一定的靈活性，不過目前還不清楚該公司是否增加了更多的寬度以增加靈活性。

總的來說，三星表示，與7LPP技術相比，其3GAE節點將實現高達30%的性能提升(在相同的功率和復雜性下)，高達50%的功耗降低(在相同的時鐘和復雜性下)，以及高達80%的晶體管密度提升(其中包括邏輯和SRAM晶體管的混合)。

在ISSCC上，該公司討論瞭如何利用其新型晶體管提高SRAM性能和可擴展性。近年來，SRAM的可擴展性一直滯後於邏輯的可擴展性。同時，現代系統級芯片在各種緩存中使用了大量的SRAM，因此提高其可擴展性是一項至關重要的任務。

在ISSCC上，三星半導體介紹了其256Mb MBCFET SRAM芯片，裸片尺寸為56mm2。這意味著，雖然該公司還沒有帶出第一款3GAE邏輯芯片，但很明顯，該技術對SRAM是有效的。

SRAM是一個六晶體管存儲器單元：兩個通門、兩個上拉和兩個下拉。在FinFET設計中，SRAM單元將使用相同通道寬度的晶體管。在MBCFET中，三星可以調整通道寬度，因此它提出了兩種方案。一種方案是使用通道較寬的晶體管做通門和下拉；另一種方案是使用通道較寬的晶體管做通門，使用通道較窄的晶體管做下拉。據三星通過IEEE Spectrum報導，通過使用通道較寬的晶體管做通門，使用通道較窄的晶體管做上拉，三星成功地將寫入電壓比普通SRAM單元降低了230 mV。

預計在未來幾年內，當今流行的FinFET晶體管設計將讓位於堆疊式納米片晶體管，由於各種設計和技術原因。據IEEE Spectrum報導，台積電計劃在3納米時堅持使用FinFET，但三星正勇敢地冒著風險推進其3納米節點向納米片晶體管過渡的計劃。

三星電子副總裁Taejoong Song在本月初的IEEE國際固態電路會議上發表了演講，在會上概述了納米片晶體管的一些關鍵優勢。”我們使用FinFET晶體管已經有十年之久，然而在到達3納米時，我們使用的是柵極全能晶體管，展望未來，團隊相信，Nanosheet結構的晶體管將會是一個成功的設計，因為它們提供了”高速度、低功耗和小面積”。

與三星迄今發現的FinFET相比，這些新型晶體管的主要優勢包括：

設計靈活，特別是在調整晶體管通道的”有效寬度”或Weff方面。

由於大幅降低了切換電池狀態所需的最低電壓，因此在下一代SRAM IC中具有出色的潛力。

在較小的面積內消耗較少的功率，有可能實現更高性能的晶體管。