Rambus開發了一套基於7nm工藝的全面型PCIe 5.0與CXL接口解決方案，現已面向SoC設計者開放使用授權，以便其更快地將支持PCIe 5.0 / CXL的硬件推向市場。據悉，Rambus的PCIe 5.0解決方案，包括了一個最初由Northwest Logic開發、向後兼容PCIe 2.0 / 3.0 / 4.0的主控核心（最近被Rambus收購），以及一個支持CXL的物理層（PHY）。

（題圖via AnandTech）

這套解決方案支持每通道32 GT/s 的數據傳輸速率，並針對先進的7 nm FinFET 工藝技術而設計。除了IP 本身，Rambus 還將提供設計、集成和支持服務，以加速客戶的研發進程。

Rambus 相信，其PCIe 5.0 解決方案將被人工智能（AI）、高性能計算（HPC）、存儲和400 GbE 網絡應用處理器開發商所採用。

鑑於許多即將推出的加速器芯片將採用CXL 接口，Rambus 還讓物理層支持新的技術，這也是尤為重要的一點。遺憾的是，該公司未透露具體的授權費用。