現場可編程門陣列（FPGA）的一大優勢，就是能夠製造功能強大的芯片。可重複單元設計的性質，能夠吸收工藝技術方面的問題。而當達到矽片的極限時，繼續增大尺寸的唯一方法，就是將其連接到一起。今日，英特爾宣布了自家的最新款“大型”FPGA 。其最吸引人的地方，莫過於採用了具有里程碑意義的連接技術。

封裝技術是推動硬件行業發展的重要因素之一（題圖via AnandTech）

此前，外媒已經詳細介紹過台積電（TSMC）在GPU中使用過的2.5D晶圓片上封裝（COWOS）工藝、英特爾的嵌入式多芯片互聯橋（EMIB）工藝、以及FOVEROS之類的堆疊技術。

隨著行業向更小尺寸的芯片遷移，製造商們需要找到更加出色的實踐方案。以英特爾EMIB 技術為例，通過將多種基於不同製程節點的芯片連接到一起，其能夠實現高功率芯片（如GPU）和低功率芯片（如HBM）的銜接。

不過EMIB 也不是沒有缺點，比如其熱穩定性不足以承受兩個高功率芯片之間的連接，只能搭配一個高功率芯片+ 一個低功率芯片。

此外，在基板中將兩個管芯連接在一起時（尤其是通孔或BGA 設計的高功率管芯），還必須考慮到機械應力（尤其在使用不同的金屬時）。

熱脹冷縮很容易導致重要節點的故障，這對注重長期使用的嵌入式設計來說很是致命。在處理有機基板時，分離的厚度，也嚴重增加了連接大功率芯片時的可行性。

芯片與收發器之間有另外四路EMIB 連接

好消息是，在最新的Stratix 10 GX 10M FPGA 上，英特爾似乎已經消除了這種隱憂—— 這款大型FPGA 專為ASIC 原型設計和仿真市場而打造。

通過將兩個大型5.1M FPGA 邏輯元件和三個EMIB 連接相結合，可產出平均熱設計功耗（TDP）從150W 至400W 芯片，同時具有先進的冷卻特性。

儘管ASIC 原型設計和仿真市場相對較小（英特爾表示年均3~5 億美元），但客戶一直希望越來越大的FPGA，以便通過最少的安裝來獲得最準確的結果。

這些芯片最終會議較低的頻率運行（50MHz 到300MHz），以確保精度。

不過英特爾表示，Stratix 10 GX 10M 的新設計，可輕鬆替代舊款四路GX 2800 FPGA 。在相同工作負載的情況下，其連接性能提升了一倍、但功耗卻降低了40% 。

FPGA 的設計,圍繞著這兩個5.1M 邏輯元件管芯展開，並通過三條EMIB 連接到一起。其運行在1 GHz 以上的AIB 協議，並構成整個芯片上25920 連接引腳的一部分。

該FPGA 邏輯元件的數量達到了1020 萬，超過了8 月份發布的Xilinx VU19P 。後者俱有900 萬邏輯元件，包括8172k 觸發器、以及408.6k LUT 。

Stratix 10 GX 10M 還包含6912 個DSP 元件和48 個收發器輸出，速率為17.4 Gbps 。英特爾指出，這些功能主要是為支持PCIe 3.0 / 4.0 而設計。且FPGA 支持H-tiles，滿足客戶對定制設計的連接需求。

據悉，本次新硬件發布，恰逢英特爾在中國舉辦的FPGA 技術活動。作為該產品的主要市場之一，英特爾表示，其已同主要合作夥伴持續開展了近一年的工作，後續將致力於向更廣泛的市場推廣。

至於對14nm 產能短缺的擔憂，該公司表示，新品產的體量並不大，因此不會有任何方面的問題。該公司（至少是FPGA 業務部門）已證明使用EMIB 連接技術，確實有助於提高芯片的良率。

AnandTech 指出，英特爾使用多EMIB 連接兩個高功率芯片（75W / 150W）的事實，是將該技術推向廣泛市場的關鍵一步。

以此作為概念驗證，可為多管芯EMIB 和Foveros CPU 設計在未來分立式GPU 產品中的發展而鋪平道路。