Gen-Z聯盟剛剛發布了1.1版本的互聯物理層規範，旨在為處理器、協處理器/加速處理器、以及內存/快速存儲之間提供高帶寬/低延時的鏈接。新標準引入了對PCIe Gen 5以及Gen-Z 50G Fabric和本地PHY的支持，使得芯片開發人員能夠在即將推出的具有Gen-Z互聯的設備中實現相應的技術支持。

（題圖via AnandTech）

據悉，新版物理層規範（Gen-Z Physical Layer Specification 1.1）使用PCIe 物理層和經過修改的IEEE 802.3 以太網電氣層標準，來提供每通道56 GT/s 的傳輸速率。

Gen-Z 1.0 物理層規範僅定義了PCIe Gen 1-4 協議和25 GT/s PHY 的用法，因此還需借助Gen-Z 1.0 核心規範的所有功能和遵守Gen-Z PHY，後者描述了各種PHY 的層邏輯、功能、電氣和通道特性。

此外，Gen-Z 1.1 修訂版還概述瞭如何在架構上使用4 級脈衝幅度調製（PAM4）信號，以每通道53.125 GT/s 的原始數據速率實現Gen-ZE-PAM4-50G-Fabric 鏈路和BCH 超低延遲前向糾錯（Phit FEC）編碼。

最後，除了1.1 修訂版物理層規範，Gen-Z 還提出了八項最終規範和五項草案規範。